搜索到1737篇“ 可测性“的相关文章
全部数字资源类型
相关度排序
生成可测性设计脚本的方法、装置、电子设备及存储介质
本公开提供了一种生成可测性设计脚本的方法、装置、电子设备及存储介质，属于可测试性设计技术领域，该方法包括：根据待测需求参数中的测试技术指示信息，确定待测目标的测试技术；根据待测目标的测试技术和待测需求参数中的待测目标信息...
杨雷王盼盼黄新东于天笑
Banach指标函数的可测性
2024年
我们对于一个几何上双重度量空间的可测映射的Banach(巴拿赫)指标函数建立了其可测性这是Euclid(欧几里得)空间连续变换一个已知结果的推广。度量空间中二进立方体系统被利用来构造收敛到指标函数的一个可测函数列,这里我们部分遵循Banach原来的证明.
Nikita Evseev陆柱家(译)童欣(校)
关键词：度量空间欧几里得BANACH可测函数列巴拿赫可测性
SOC可测性设计的优化理论研究
2024年
随着现代电子技术的飞速发展,系统级芯片(System on a Chip,SOC)已成为各种电子系统中的核心组件。作为一种高度集成的电路,SOC实现了许多原本需要大量独立组件才能实现的功能。在传统的电子系统中,电路的设计和制造通常是由不同的团队独立完成的,这种分离的操作方式导致了很多问题,如测试成本高、测试时间长等。为了解决这些问题,可测性设计(Design for Test,DFT)变得越来越重要。可测性设计是一种将测试纳入设计流程中的方法,它旨在提高电路的可测性,从而降低测试成本和测试时间。本文将深入探讨SOC可测性设计的优化理论,通过有效的策略和实施方法,提高测试效率并降低测试成本。
徐美娟
关键词：系统级芯片可测性设计
基于Memory Shared Bus结构的可测性设计
近年来,系统级芯片设计技术飞速发展,多核中央处理器(CPU)架构以其优秀的处理性能成为新一代主流设计架构。随着芯片工艺尺寸的不断缩小,片上规模庞大、晶体管集成度高、电路结构复杂的多核中央处理器架构芯片给芯片的测试工作带来...
雷鹏
关键词：可测性设计存储器内建自测试共享总线
一种集成电路的可测性电路结构
本发明提供了一种集成电路的可测性电路结构，包括：输入寄存器，输入寄存器中存储第一寄存值或第二寄存值，其中第一寄存值用于启用可测性电路结构的第一工作模式或默认工作模式，第二寄存值用于启用可测性电路结构的第二工作模式；扫描结...
江哲田陌晨温德鑫祝俊东
一种芯片可测性代码动态仿真测试系统及测试方法
本发明涉及集成电路仿真测试技术领域，公开了一种芯片可测性代码动态仿真测试系统及测试方法，系统包括：软件模块，用于获取预设格式的测试向量，通过动态链接库对测试向量进行解析获得测试数据，并按照预设测试周期将测试数据动态加载至...
洪志伟朱鹏
一种适用于芯片可测性设计的复位信号生成方法
本发明公开了一种适用于芯片可测性设计的复位信号生成方法，可以将芯片内部的时钟信号通过构建时钟选择模块、时钟链模块，经过测试功能信号、压缩功能信号、扫描链功能信号等相关控制及输入信号的激励，最终输出为复位信号。本方法可以实...
刘丽东王洪超闫阳
一种嵌入式EEPROM的可测性设计方法、系统及终端
本发明属于存储器测试技术领域，公开了一种嵌入式EEPROM的可测性设计方法、系统及终端，从外部接口将数据写入SRAM；逻辑自动将SRAM的数据写入EEPROM；逻辑复位，复位后逻辑自动从EEPROM将数据读出并写入SRA...
周清军曹敬馨
一种芯片可测性代码动态仿真测试系统及测试方法
本发明涉及集成电路仿真测试技术领域，公开了一种芯片可测性代码动态仿真测试系统及测试方法，系统包括：软件模块，用于获取预设格式的测试向量，通过动态链接库对测试向量进行解析获得测试数据，并按照预设测试周期将测试数据动态加载至...
洪志伟朱鹏

相关作者

刘健
作品数：589被引量：4,911H指数：42
供职机构：陕西电力科学研究院
研究主题：配电网 配电自动化 接地网 DC-DC变换器 馈线自动化
郑增钰
作品数：70被引量：98H指数：6
供职机构：复旦大学
研究主题：可测性设计 集成电路 VLSI 高速数据通信 高速数据
叶波
作品数：32被引量：37H指数：4
供职机构：复旦大学信息科学与工程学院专用集成电路与系统国家重点实验室
研究主题：可测性设计 集成电路 VLSI MPEG2 可测性
王森
作品数：160被引量：813H指数：16
供职机构：国家电网公司
研究主题：接地网 故障诊断 可测性 接地网故障诊断 变电站
蔡志匡
作品数：218被引量：35H指数：3
供职机构：南京邮电大学
研究主题：电路 测试电路 可测性设计 集成电路 低电压