搜索到128篇“ 浮点加法器“的相关文章
全部数字资源类型
相关度排序
一种定浮点加法器设计方法
本发明公开了一种定浮点加法器设计方法，包括如下步骤：S1、利用共享尾数加法模块进行定浮点区分；S2、对定点数，在共享尾数加法模块进行低位计算；设置定点数处理模块，将低位计算结果中最高位的进位保留并传输给定点数处理模块，得...
岳鑫李世平何国强林叶
一种基于操作数截断的近似浮点加法器
本发明提供一种基于操作数截断的近似浮点加法器，包括预处理模块，用于进行浮点数据的大小比较、数据交换、计算指数差值以及移位对阶操作；近似尾数加法模块，用于将浮点尾数进行近似相加；近似前导1检测模块，用于近似检测尾数相加结果...
刘伟强葛际鹏赵轩闫成刚
包括浮点加法器的芯片、设备及浮点运算的控制方法
本申请公开了一种包括浮点加法器的芯片、设备及浮点运算的控制方法，涉及芯片技术领域。浮点加法器包括：合并单元用于对输入的n个操作数的尾数部分分别添加有效数，得到n个操作数分别对应的合并数据，n为大于等于3的正整数；可变移位...
李嘉昕
浮点加法器
本发明涉及浮点加法器。提供了一种用于计算2<Sup>n</Sup>+x的加法器和方法，其中x是以浮点格式表示的变量输入，并且n是整数。所述加法器包括：被配置为针对x&lt;0和2<Sup>n‑1</Sup>≤|x|&lt...
M·弗里伯豪斯
可变精密浮点加法器和减法器
集成电路可以包括支持可变精度的浮点加法器。浮点加法器可以接收要相加的第一和第二输入，其中，第一和第二输入每个都具有尾数和指数。取决于指数的差以及正在执行加法还是减法，可以使用双路径浮点加法器架构将尾数和指数值分成近路径和...
M·朗哈默尔
可变精密浮点加法器和减法器
集成电路可以包括支持可变精度的浮点加法器。浮点加法器可以接收要相加的第一和第二输入，其中，第一和第二输入每个都具有尾数和指数。取决于指数的差以及正在执行加法还是减法，可以使用双路径浮点加法器架构将尾数和指数值分成近路径和...
M·朗哈默尔
GPDSP中低延时的半精度浮点加法器的实现装置
本发明公开了一种GPDSP中低延时的半精度浮点加法器的实现装置，包括：操作数准备模块R，用来负责符号、指数、尾数的分离以及特殊数据和例外操作的判断；使能信号模块E，用来进行结果符号的预测、有效加/减法的判断、舍入模式判断...
雷元武鞠鑫陈海燕鲁建壮陈胜刚孙书为陈小文刘畅李晨李勇汪志
一种21比特浮点加法器
本发明涉及一种21比特浮点加法器，包括：对阶移位加法电路、规格化电路和输出电路；所述对阶移位加法电路的输出连接所述规格化电路的输入，所述规格化电路的输出连接所述输出电路的输入；所述对阶移位加法电路用于对加数和被加数进行对...
尚德龙郝美琪乔树山周玉梅
文献传递
一种21比特浮点加法器
本发明涉及一种21比特浮点加法器，包括：对阶移位加法电路、规格化电路和输出电路；所述对阶移位加法电路的输出连接所述规格化电路的输入，所述规格化电路的输出连接所述输出电路的输入；所述对阶移位加法电路用于对加数和被加数进行对...
尚德龙郝美琪乔树山周玉梅
一种高性能浮点加法器的设计方法
本发明提供一种高性能浮点加法器的设计方法，采用双路设计，根据输入的加数与被加数的特点，分为near path和far path两种情况进行计算，其中，near path适用于两个浮点数进行有效减，并且阶码之差小于2的情况...
范毅
加载更多 ∨

相关作者

邵志标
作品数：106被引量：128H指数：6
供职机构：西安交通大学
研究主题：乘法器 集成电路 流水线 CMOS 操作数
李凌浩
作品数：5被引量：0H指数：0
供职机构：西安交通大学
研究主题：浮点加法器 加法器 操作数 超大规模集成电路 并行计算
杜勇
作品数：18被引量：74H指数：4
供职机构：酒泉卫星发射中心
研究主题：FPGA 浮点加法器 基于FPGA FPGA实现 FPGA设计
黄士坦
作品数：107被引量：406H指数：10
供职机构：西安微电子技术研究所
研究主题：图像匹配 数字信号处理 FPGA DSP FPGA实现
李丽
作品数：380被引量：537H指数：12
供职机构：南京大学
研究主题：片上网络 可重构 源数据 加速器 路由器