搜索到91415篇“ FPGA“的相关文章
FPGA验证流程综述
2024年
现场可编程门阵列(Field-Programmable Gate Array,FPGA),也被称为FPGA芯片,在通信、安防、工业等领域有着举足轻重的作用。随着FPGA芯片的规模不断扩大、性能不断提升,其模块数量、电路网表规模、连接复杂度也随之增加。在此趋势下,如何有效地提升大规模FPGA电路的验证效率与验证完备性变得更为重要。一个完整的、有针对性的、结构性的验证流程方法,能更全面地对电路设计情况进行覆盖性检查,确保FPGA芯片功能的正确性。详细叙述从底层到顶层(模块级、子系统级、全芯片级)的FPGA芯片验证方式,包括它们各自的验证方法、流程与侧重等细节,探讨了这种方式是如何帮助FPGA验证工作进行的。
张勇陈逸韬
关键词:FPGA芯片
基于FPGA的CNN分类器设计
2024年
传统CNN存在参数多,计算量大,部署在CPU与GPU上推理速度慢、功耗大的问题,为满足将卷积神经网络(Convolutional Neural Network,CNN)部署于嵌入式设备,实现实时图像采集与分类的需求,提出了一种基于FPGA平台的Mobilenet V2轻量级卷积神经网络分类器的设计方案。采用Cameralink相机采集图像,设计了裁剪、乒乓缓存和量化的图像预处理方式,实现连续的图像采集,CNN每层分别占用资源与计算结构,实现连续图片处理。设计了一种PW与DW的流水线结构,全连接层的稀疏化计算优化策略,减少了计算量和处理延迟。单张图片分类耗时1.25ms,能耗比为14.50GOP/s/W。
方子卿林瑞全孙小坚
关键词:FPGACAMERALINKCNN稀疏化
基于FPGA的信号分离装置设计
2024年
基于信号分离技术在当前环境下被广泛应用的背景,该文提出了一种基于FPGA平台的信号分离系统。通过对需要分离的信号进行ADC采集,并通过FFT算法处理获取信号的频谱,从而得到叠加信号的特征。依据叠加信号的特征利用直接数字频率生成(DDS)技术生成各个叠加信号,实现对待分离信号中叠加信号的分离。该设计具有采样精度高、分离信号输出同步性好等优点,能够精确实现对信号的分离。
王睿
关键词:FPGA信号分离频谱分析
基于FPGA的排序加速方法综述
2024年
对于FPGA排序加速来说,各类性能指标的选取与优化至关重要,如延时、吞吐率、功耗、硬件利用率和带宽利用率等.梳理了性能驱动下的排序加速发展脉络,在数据规模、数据类型、算法支持、软硬件协同和新型硬件等方面均取得了进展;分析了在设计、实现、测试等各不同阶段所面临的问题及优化策略,其中归并排序因其自身优良的硬件并行性、可扩展性和控制逻辑简单等特性成为主流.排序加速是与特定应用场景深度绑定的架构设计,进一步从数据库系统加速角度出发,针对数据库排序所面临的资源竞争、数据组织方式、特有操作以及用户请求多样性等问题,分析了其所进行的架构调整.最后针对现有研究的问题及缺陷,从分布式排序加速、数据处理器、高层次综合辅助工具链等方面对未来的发展方向进行了展望.
孔浩卢文岩陈岩鄢贵海李晓维
关键词:数据库现场可编程门阵列排序
基于反熔丝型FPGA的可重构设计
2024年
阐述一种基于反熔丝型FPGA实现载荷内部信号处理单机软件重构方案。反熔丝型FPGA外扩RS422接口接收主控设备的命令,LVDS接口接收重构数据,控制NorFlash读写,从而实现对软件重构。该设计已应用于星载合成孔径雷达信号处理单机,实现在轨的软件重构。
刘悦袁列荣刘晓萌李虎田国义
关键词:FPGA信号处理反熔丝
Dilithium算法的FPGA高效扩展性优化
2024年
为提高Dilithium在实际应用中的运行效率,提出了一种Dilithium算法的现场可编程门阵列(Field Programmable Gate Array,FPGA)高效扩展性优化实现。具体在以下几个方面进行优化:将KOA(Karatsuba-Offman-Algorithm)算法与快速模约减算法相结合,构成快速模乘单元,优化数论转换(Number TheoreticTransform,NTT)实现的大量多项式乘法;采用多RAM(Random Access Memory)存取参与运算的多项式系数,根据Dilithium算法的特点,设计了一种多项式系数读取策略,以快速、正确地读取RAM中的多项式系数。针对方案中的采样和散列工作,分析了SHAKE算法系列的特点,设计了一种低延迟可扩展的Keccak硬件架构,使得其能够根据输入信号的不同执行不同的SHAKE算法。实验结果表明,所提方案在频率方面相比其他方案提升了60.7%~131.9%,兼顾硬件的资源消耗和执行效率。
燕云飞李斌魏源鑫张博林马添翼周清雷
关键词:现场可编程门阵列硬件实现
基于FPGA的RFID阅读器研究被引量:1
2024年
RFID(Radio Frequency Identification,射频识别)通过自动识别帮助机器或计算机识别对象,记录元数据或通过无线电波控制单个目标等。当RFID阅读器与Internet终端相连接时,阅读器可以根据需要全局、自动、实时地识别,跟踪和监视带有标签的对象。研究从基于FPGA(Field Programmable Gate Array,现场可编程逻辑门阵列)的RFID阅读器三个方面入手进行阐述:整体、硬件部分和软件部分。首先论述阅读器的整体构成、天线以及数字基带结构,然后从硬件部分和软件部分细致地对阅读器进行剖析阐述,最后进行了仿真模拟。
刘雪张福鼎
关键词:FPGARFID阅读器
基于FPGA的SRCNN模型实现
2024年
卷积神经网络图像超分辨率技术(SRCNN)依托神经网络能端对端地实现低分辨率图像到高分辨率图像的重建,但其在实际工程应用中存在计算量大、无法实时实现的问题。设计了一种基于FPGA的去噪神经网络加速优化方法,通过设计卷积计算任务管理器,向卷积核阵列分发计算任务,实现了高效的并行实时计算。还提出了一种Block Ram双端口的访问机制,通过资源复用,降低了存储开销。基于该加速优化技术,搭建了测试平台,实验结果表明,该设计在FPGA主频为250 MHz条件下完成35×100的图像重建平均耗时为70 ms,与OptiPlex 7070相比,速度提升了10倍。
邓明严承云张欢
关键词:图像重建现场可编程门阵列
自适应滤波器的FPGA硬件实现
2024年
采用LMS算法和FIR框架结构,对一种基于FPGA硬件的自适应滤波器系统的实现方法展开探讨。系统采用自顶向下的模块化方案设计16阶自适应滤波器。顶层文件包含两个接口、FIR滤波、误差计量和抽头系数共5个模块。系统参数前期均由MATLAB仿真验证选取最优值。硬件测试平台选用以ZYNQ-7000系列芯片为核心的开发板。加噪正弦波信号经系统滤波处理后通过示波器观测,显示去噪效果良好,且通过逻辑分析仪抓取的结果与MATLAB理论仿真结果符合度较好。系统可以封装成一个自适应反复调用的功放IP核,适用于音频、图像、视频等信号滤波处理领域,具有一定的工程应用价值。
刘燕肖庆高张健徐文祥
关键词:LMS算法自适应滤波器有限脉冲响应FPGA器件IP核
LEO-5G下行同步FPGA设计与实现
2024年
随着低地球轨道卫星通信系统和第五代移动通信技术的融合,全球高速、低延迟的通信服务成为可能。本文主要分析了现场可编程门阵列(Field-Programmable Gate Array,FPGA)在LEO-5G下行同步中的应用需求,提出了基于FPGA的LEO-5G下行同步方案,展示技术测试结果验证了所提方案的有效性,为LEO-5G通信系统的下行同步提供了可行的技术路径。
汪文军
关键词:FPGA设计

相关作者

张会新
作品数:289被引量:697H指数:12
供职机构:中北大学
研究主题:FPGA 基于FPGA 系统设计 数据采集 LVDS
任勇峰
作品数:280被引量:1,005H指数:15
供职机构:中北大学
研究主题:FPGA 基于FPGA 数据采集 FLASH 多通道
杨海钢
作品数:368被引量:517H指数:7
供职机构:中国科学院电子学研究所
研究主题:FPGA 电路 现场可编程门阵列 延时 单粒子翻转
刘文怡
作品数:337被引量:746H指数:12
供职机构:中北大学
研究主题:FPGA 光纤 无线传感器网络 基于FPGA 系统设计
来金梅
作品数:189被引量:189H指数:7
供职机构:复旦大学
研究主题:FPGA 现场可编程门阵列 集成电路技术 电路 可编程逻辑器件