国家高技术研究发展计划(2002AA110020)
- 作品数：17 被引量：11H指数：2
- 相关作者：张民选姜晶菲邓晴莺倪晓强孙彩霞更多>>
- 相关机构：国防科学技术大学并行与分布处理国防科技重点实验室更多>>
- 发文基金：国家高技术研究发展计划国家自然科学基金更多>>
- 相关领域：自动化与计算机技术更多>>
- 基于虫孔交换的树型多播无死锁充要条件分析
- 2006年
- 多播作为其他聚合通信的基础操作,对并行系统的性能有着重要的影响。在无死锁、无拥塞的情况下,基于虫孔交换的树型多播能够取得较高的性能和信道利用率。本文在对树型多播过程中消息依赖关系分析的基础上,给出了基于虫孔交换的树型多播无死锁的充要条件。
- 孙全宝肖立权张民选
- 关键词：聚合通信多播无死锁充要条件
- 一种基于IA-64的并行架构的研究
- 2008年
- 同时多线程(SMT)能在同一时钟周期执行不同线程的指令,同时开发了指令级并行(ILP)和线程级并行(TLP)。显式并行指令计算(EPIC)关注于编译器和硬件的相互协作。在本文中,我们设计和实现了一套并行环境,其中包括并行编译器OpenUH和基于IA-64的同时多线程体系结构EDSMT,并通过NAS并行测试程序作出了性能评测。
- 邓晴莺张民选蒋江
- 关键词：同时多线程显式并行指令计算
- 高性能通用微处理器体系结构关键技术研究被引量：2
- 2006年
- X处理器是我国自主设计的基于EPIC思想的高性能通用微处理器·介绍了8级流水线和OLSM执行模型,以很少的硬件代价克服了基本EPIC模型的局限性·设计了一种多分支预测结构,支持多条分支指令的并行执行,并通过判定执行减少分支指令的数目;设计了两级cache存储器,提出DTD低功耗设计方法,并通过前瞻执行隐藏访存的延迟·最后,展望了高性能通用微处理器的发展趋势·
- 张民选王永文邢座程邓让钰蒋江张承义
- 关键词：微处理器体系结构存储器
- IA-64的并行架构及其寄存器文件被引量：1
- 2008年
- 同时多线程能在同一时钟周期执行不同线程的指令,并且指令级并行和线程级并行。显式并行指令计算关注于编译器和硬件的相互协作。寄存器文件的设计在高性能处理器设计中十分重要,寄存器栈和寄存器栈引擎是提高其性能的重要手段。该文设计和实现一套并行环境,其中包括并行编译器OpenUH和基于IA-64的同时多线程体系结构EDSMT,实验表明,该并行架构适用于大多数并行应用,针对NAS的并行测试程序,该架构相对于SMTSIM平均有12.48%的性能提升。
- 邓晴莺张民选蒋江
- 关键词：同时多线程显式并行指令计算寄存器文件
- 密码处理ASIP中的置换加速
- 2006年
- 密码处理ASIP是针对密码算法处理的专用微处理器体系结构,结构设计的重点是怎样良好地匹配算法要素和算法结构。置换是对称密码算法中重要的编码环节,在密码处理ASIP结构下加速置换要尽量减少使用非共用硬件,开发处理并行性,适应各种位宽置换的处理要求。通过对分组算法置换特性的深入分析,在提出的密码处理ASIP结构下,构造了加速置换操作的部件结构和互连结构,设计了专用的指令,给出了性能和实现结果,证明置换加速机制高效、低代价、通用性强。
- 倪晓强姜晶菲张民选
- 关键词：密码处理ASIP
- 后备栈:一种高效的返回地址栈修复机制
- 2006年
- 当前,大多数高性能微处理器都使用返回地址栈为返回指令提供预测目标地址。而要想获得高的返回地址预测精度,在发生分支误预测后对返回地址栈进行修复是必不可少的。本文首先分析了三种常见的返回地址栈修复机制,提出了一种新的返回地址栈修复机制——后备栈,并详细描述了后备栈机制的逻辑实现和工作原理。最后,本文把后备栈机制和其他三种常见的修复机制进行了比较。在不发生返回地址栈溢出时,使用后备栈机制能够获得100%的返回地址预测精度。
- 孙彩霞唐宏伟张民选
- 基于压缩存储系统的研究
- 2007年
- 存储系统压缩能充分利用片上晶体管，扩大cache容量，减少功耗，隐藏较长的存储延时，进而给系统性能带来较大提升。本文首先介绍了现阶段几种主流的压缩算法和压缩存储系统结构，并说明其各自的特点以及目前的状况，而后对压缩存储系统的发展趋势进行了分析。
- 邓晴莺张民选田新华
- 关键词：高性能
- 基于多个取指优先级的同时多线程处理器取指策略被引量：4
- 2006年
- 同时多线程(SMT,SimultaneousMultithreading)处理器中,同时运行的线程在共享资源的同时也在竞争资源.如果一个发生L2 cache失效的线程长时间占用共享资源,那么会导致其他线程运行速度减慢,甚至会因为缺少资源而停顿下来,从而降低了SMT处理器的总体性能.本文提出了一种基于多个取指优先级的同时多线程取指策略MFP(Multiple Fetch Priorities),用于减少L2 cache失效给处理器性能带来的负面影响.模拟结果表明,无论使用IPC作为度量标准还是使用Hmean作为度量标准,对于所有类型的工作负载,尤其是存储器访问密集的工作负载,MFP都要优于现有的其他取指策略.此外,对于不同的取指策略,MFP表现出不同程度的提升.相对于PDG的提升最明显,平均IPC以及平均Hmean分别提高了19.2%和27.7%.
- 孙彩霞张民选
- 关键词：同时多线程取指策略资源分配
- 基于IA64架构的虚拟哈希页表的研究与实现
- 2006年
- 虚拟哈希页表(VHPT)是高性能微处理器系统实现虚拟地址到物理地址的转换映像,是存储管理的关键技术之一。本文在讨论IA64微处理器地址空间的基础上分析了单地址空间(SAS)和多地址空间(MAS)模型的应用需求,研究了长格式、短格式两种页表映射机制,实现了基于这两种格式的64位虚地址空间的哈希地址算法,增强了虚地址转换的性能。模拟结果表明,该设计与IA64架构兼容。
- 陈海燕邓让钰邢座程
- EPIC微体系结构的存储级并行执行模型的研究被引量：1
- 2007年
- 描述了一种可以有效提高存储级并行(Memory Level Parallelism,MLP)的指令优化锁步执行模型———OLSM(Opti mized Lock-Step execution Model)执行模型,并建立了一种能体现OLSM模型思想的层次存储结构.OLSM允许显示并行指令计算(Explicit Parallel Instruction Computing,EPIC)微处理器实现一定程度的乱序执行,解决了传统超长指令字(Very Long Instruction Word,VLI W)锁步执行的缺陷,可以充分利用结构中的大量计算和存储资源,最大化隐藏存储延迟、提高MLP.
- 邓让钰陈海燕邢座程谢伦国曾献君
- 关键词：存储级并行
