王世明
- 作品数：12 被引量：22H指数：2
- 供职机构：上海交通大学更多>>
- 发文基金：国家高技术研究发展计划更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 一款高端数字SOC设计的系统级验证被引量：2
- 2005年
- 集成电路行业的发展,为SOC设计积累了丰富的IP库和设计方法。采用系统设计常用的基于平台的方法,可以快速完成系统的集成。但要完成对整个系统的验证,可能要占到整个设计周期70%以上的时间。而验证的方法是具有多样性的。该文以一款高端SOC的设计经历,简单描述了系统级验证过程,并以同步串联接口模块为例详细介绍了在系统级对RTL和门级网表的验证,以及验证所采用的特殊方法。
- 杜敏王世明
- 关键词：SOCIP验证环境
- 基于电路分割的低功耗扫描测试
- 2005年
- 本文基于电路分割的思想提出了一种低功耗扫描测试方法。该思想主要是将原始电路分成不同的几部分,每个部分能够单独进行扫描测试,通过减少同时被测的扫描寄存器的数量来达到降低测试功耗的目的。实验证明该方法使得扫描测试中的峰值功耗降低了60%,并且通过在电路中加入适当的wrapper结构,有效地解决了由于电路分割造成的故障覆盖率损失。
- 仇健乐王世明郭筝
- 关键词：扫描测试低功耗电路WRAPPER寄存器
- MMC/SD卡控制器和仿真模型
- 2005年
- 文中介绍基于ARM9处理器核的系统级芯片中MMC/SD卡控制器的设计,该设计同时支持MMC卡和SD卡,经过前端的RTL编码,仿真验证,后端设计,最终采用TSMC的0.18微米工艺流片,控制器模块的最高工作时钟频率达到SD卡标准要求的25MH_z。开发的用于功能验证的MMC/SD卡仿真模型支持最新的MMC3.1和SD记忆卡1.0标准。
- 朱晓冬王世明
- 关键词：MMC卡仿真模型SD卡后端设计系统级芯片
- 深亚微米集成电路设计技术
- 林争辉秦建业王世明李林森王海雄顾建华陈艳
- 该项目为“集成电路CAD技术”项目中的一个子项目，本科技成果完整地解决了深亚微米集成电路的设计技术问题。本科技成果的技术原理是深亚微米集成电路设计方法学，其中包括系统级和RTL级的逻辑综合，电路模拟，参数提取，布局、布线...
- 关键词：
- 关键词：集成电路深亚微米设计技术
- SoC设计中BOOT功能的FPGA验证
- 2005年
- 在系统芯片的设计过程中,采用FPGA构建硬件原型对其进行功能验证,可以克服仿真软件的缺陷,弥补其对功能验证的不足,从而达到对芯片功能的完全确认。BOOT功能对芯片来说至关重要,直接关系到设计能否达到预期目的,因此对BOOT功能进行充分的验证是非常必要的。本文针对此目的,提出了用FPGA验证BOOT功能的一种解决方案,并结合项目就验证中的关键问题作了进一步论述。
- 夏孛王世明丰玉田
- 关键词：片上系统现场可编程门阵列监控程序
- 超长点高精度FFT的硬件实现
- 2006年
- 高速图像处理、高速信号分析系统中需要超长点比如64K 点、250兆吞吐速率的 FFT 运算。对于 FFT 运算不仅要求点数超长而且对精度也提出了一定的要求,以往结构中普遍采用的块浮点结构因其点数的增多,精度随之下降。为了能够达到一定的精度,提出了纯浮点运算结构,其中FFT 硬件实现主要基于基16算法结构,描述了超长点高速 FFT 的硬件实现,包括基16核心运算结构、RAM 的划分、旋转因子的产生和纯浮点运算结构。其 FPGA 性能能够达到25 0MSPS。
- 瞿堃王世明张铭慧汤晓峰
- 关键词：FFT浮点运算
- 一种基于电流变化监测的高速自适应数据处理电路设计
- 2005年
- 本文根据大规模集成电路对数据处理模块高速度、低误差的要求,提出了一种高速自适应数据处理电路结构的设计。该结构能够基于对并行数据处理模块电流的监测,自动选取数据处理速度最快的模块作为关键路径,从而自适应地调整电路整体时延。实验结果表明该结构可以满足高速数据处理电路在功能和性能上的要求。
- 季爱慈王世明
- 关键词：自适应调整电流监测数据处理时延系统集成电路
- 基于多级顺序排除算法(MSEA)的改进被引量：1
- 2005年
- 块匹配运动估计是视频编码国际标准中广泛采用的关键技术。许多快速块匹配法通过限制搜索点数来减少运算量,但与全搜索算法相比极易出现匹配误差。该文介绍了一种应用新的判别条件的多级顺序排除算法(MSEA),并在此基础上提出一种新的算法,该算法引入了尺度化的部分失真消除(PDE)技术,用于尺度化累积部分误差和当前最小误差。实验证明,相对于一脉相承的同为穷举搜索算法的全搜索算法(FS)、顺序排除算法(SEA)、多级顺序排除算法(MSEA)等,该算法大幅度提高了搜索效率。与多级顺序排除算法相比,平均每宏块节省了大约75%的运算次数。该算法在保证图像质量的前提下,使视频编码的速度大大提高。
- 李国玉付宇卓王世明
- 关键词：块匹配算法
- 一种基于FPGA和DSP的视频处理系统被引量：13
- 2005年
- 该文介绍了一种基于现场可编程门阵列(FPGA)和数字信号处理器(DSP)的实时视频处理系统,此系统以FPGA为数据缓冲和逻辑控制单元,DSP为图像数据处理单元。该文介绍了此视频处理系统的整体结构,详细讨论了从色空间RGB到YCbC r的转换,并给出了转换前后的图像对照。同时也介绍了视频数据流的缓冲处理,以及DSP和FPGA轮流对双口RAM的控制,最后介绍了用DSP实现图像压缩的过程。通过此系统的实现可以看出,使用FPGA实现视频处理系统的控制,可以提高系统的性能,同时使得系统的适应性和灵活性强,设计调试方便。
- 李刚付宇卓王世明
- 关键词：现场可编程门阵列数字信号处理器色空间图像压缩
- 多时钟域处理器架构的性能和功耗分析被引量：4
- 2005年
- 研究一种新的多时钟域的处理器架构,它把处理器分成几个工作在不同时钟下的时钟域,每个域有自己独立的工作电压和时钟频率,可以大大缓解高速处理器设计中最棘手的全局时钟分布问题,并且每个域的工作电压和工作频率可以根据应用的实际需求动态地调整,可以平均节省约20%的功耗。此外分析了全局异步局部同步时钟方案的结构及电压和工作频率调整的算法,并给出用SimpleScalar和Wattch仿真工具得到的仿真结果。
- 朱晓冬王世明
- 关键词：处理器多时钟域低功耗
