您的位置： 专家智库 > >

赵志飞

作品数：15 被引量：27H指数：3
供职机构：南京电子器件研究所更多>>
发文基金：国家高技术研究发展计划江苏省青年科技基金国家电网公司科技项目更多>>
相关领域：电子电信理学更多>>

合作作者

文献类型

  • 13篇期刊文章
  • 2篇会议论文

领域

  • 12篇电子电信
  • 1篇理学

主题

  • 5篇碳化硅
  • 4篇SIC
  • 4篇4H-SIC
  • 4篇H型
  • 4篇衬底
  • 3篇界面态
  • 3篇晶体管
  • 3篇SIC衬底
  • 3篇场效应
  • 3篇场效应晶体管
  • 2篇氧化物半导体
  • 2篇正交
  • 2篇正交实验
  • 2篇石墨
  • 2篇石墨烯
  • 2篇金属氧化物半...
  • 2篇金属氧化物半...
  • 2篇均匀性
  • 2篇沟道
  • 2篇半导体

机构

  • 15篇南京电子器件...
  • 1篇全球能源互联...

作者

  • 15篇赵志飞
  • 14篇李赟
  • 7篇柏松
  • 7篇黄润华
  • 5篇刘奥
  • 5篇汪玲
  • 5篇陶永洪
  • 5篇陈刚
  • 5篇陆东赛
  • 5篇朱志明
  • 4篇李忠辉
  • 3篇尹志军
  • 1篇刘涛
  • 1篇陈谷然

传媒

  • 10篇固体电子学研...
  • 2篇第13届全国...
  • 1篇人工晶体学报
  • 1篇电子与封装
  • 1篇智能电网

年份

  • 1篇2023
  • 2篇2022
  • 1篇2021
  • 1篇2019
  • 3篇2016
  • 5篇2014
  • 2篇2013
共 15 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
C/Si比对Si(100)衬底3C-SiC薄膜质量的影响
SiC具有优异的材料特性,可以用来制造各种耐高温的高频、高效大功率器件[1].相对于衬底价格昂贵的SiC同质外延,Si基SiC异质外延在衬底价格及外延尺寸上面具有其独特的优势,同时Si基SiC异质外延材料还可以兼容于成熟...
赵志飞李赟尹志军朱志明陆东赛
基于正交实验的100mm 4°偏轴SiC衬底外延均匀性研究被引量：3
2014年
采用行星热壁式SiC外延炉对100 mm 4°偏轴4H-SiC衬底外延工艺进行了研究。分析了氢气预刻蚀工艺对4°偏轴衬底外延材料表面形貌的影响。采用双指标正交实验,通过极差分析的方法研究了C/Si比、Cl/Si比、主氢流量、生长温度、三路气体比等工艺参数对SiC外延厚度和掺杂浓度均匀性指标影响的主次顺序,并给出了优化的外延参数。采用该工艺条件制得的无台阶聚集形貌的SiC外延片片内厚度均匀性和浓度均匀性分别是1.23%和3.32%。
李赟赵志飞陆东赛朱志明李忠辉
关键词：SIC衬底均匀性正交实验
1200V碳化硅MOSFET设计
2016年
设计了一种阻断电压大于1 200V的碳化硅(SiC)MOSFET器件。采用有限元仿真的方法对器件的终端电场分布进行了优化。器件采用12μm厚、掺杂浓度为6e15cm-3的N型低掺杂区。终端保护结构采用保护环结构。栅压20V、漏压2V时,导通电流大于13A,击穿电压达1 900V。
黄润华陶永洪柏松陈刚汪玲刘奥李赟赵志飞
关键词：金属氧化物半导体场效应晶体管界面态
3000V 10A 4H-SiC结型场效应晶体管的设计与制造被引量：6
2016年
介绍了一种常开型高压4H-SiC JFET的仿真与制造工艺。通过仿真对器件结构和加工工艺进行优化,指导下一步的工艺改进。在N+型4H-SiC衬底上生长掺杂浓度(ND)为1.0×1015 cm-3,厚度为50μm的N-外延层,并采用本实验室开发的SiC JFET工艺进行了器件工艺加工。通过测试,当栅极偏压VG=-6V时,研制的SiC JFET可以阻断3 000V电压;当栅极偏压VG=7V、漏极电压VD=3V时,正向漏极电流大于10A,对应的电流密度为100A/cm2。
刘涛陈刚黄润华柏松陶永洪汪玲刘奥李赟赵志飞
1700V碳化硅MOSFET设计被引量：4
2014年
设计了一种击穿电压大于1 700V的SiC MOSFET器件。采用有限元仿真的方法对器件的外延掺杂浓度及厚度、有源区结构以及终端保护效率进行了优化。器件采用14μm厚、掺杂浓度为5×1015cm-3的N型低掺杂区。终端保护结构采用保护环结构。栅压20V、漏压2V时,导通电流大于1A,击穿电压高于1 800V。
黄润华陶永洪柏松陈刚汪玲刘奥卫能李赟赵志飞
关键词：金属氧化物半导体场效应晶体管界面态
4°偏轴SiC衬底外延工艺研究被引量：1
2013年
4°偏轴SiC衬底上生长的外延薄膜容易出现台阶形貌,外延薄膜表面的台阶形貌对后续制作的器件性能有着一定的影响。主要研究了进气端C/Si比及生长前刻蚀工艺对4°偏轴衬底外延的影响。采用外延生长前的氢气刻蚀工艺,结合掺杂浓度缓变的缓冲层设计,在4°偏轴的SiC衬底上制得了表面无台阶形貌的SiC SBD结构外延材料。利用优化工艺生长的4°偏轴衬底上的SBD结构外延材料目前已经全面应用于600～1 700V SBD器件的研制。
李赟尹志军朱志明赵志飞陆东赛
关键词：肖特基二极管
15 kV/10 A SiC功率MOSFET器件设计及制备被引量：3
2021年
报道了在150μm厚、掺杂浓度5.0×10^(14)cm^(-3)的外延层上制备15 kV/10 A超高压SiC功率MOSFET器件的研究结果。对器件原胞结构开展了仿真优化,基于材料结构、JFET区宽度和JFET区注入掺杂等条件优化,有效地提升了器件的导通能力,器件比导通电阻为204 mΩ·cm^(2),击穿电压大于15.7 kV,在漏极电压15 kV时,器件漏电流为10μA,漏电流密度为12μA·cm^(-2)。在工作电压1.7 kV、导通电流10 A条件下,开通时间和关断时间分别为140 ns和84 ns。
李士颜杨晓磊黄润华汤伟赵志飞柏松
关键词：阻断电压比导通电阻动态特性
4H型碳化硅高温氧化工艺研究被引量：1
2016年
在4H型碳化硅导电衬底上进行N型外延层生长,并对外延层表面进行化学机械抛光;通过高温氧化的方法在表面生成氧化层,并且在NO中进行退火;在此之后,加工碳化硅MOS电容和LMOS;通过C-V测试的方法对Si O2/Si C界面特性进行评估;通过测试的方法对LMOS的场效应迁移率和MOS的击穿电压分布情况进行分析。结果表明,经过表面抛光可大大改善表面形貌,在一定程度上抑制界面态的产生,并且改善沟道导电的一致性。
钮应喜黄润华杨霏汪玲陈刚陶永洪刘奥柏松李赟赵志飞
关键词：界面态可靠性
超厚层4H-SiC同质外延材料
2019年
缺陷控制是4H-SiC同质外延的关键技术。在所有的4H-SiC外延缺陷中,三角形缺陷对芯片性能的影响最为致命,而且三角形缺陷的尺寸随着4H-SiC外延层厚度的增加迅速增大,从而会导致外延片无缺陷面积急剧下降。因此对于厚层4H-SiC外延,控制三角形缺陷密度至关重要。南京电子器件研究所追踪衬底/外延层界面处的缺陷转化信息,分析了三角形缺陷的主要成因,并通过优化衬底刻蚀时间及温度,有效消除由于衬底表面加工损伤引入的三角形成核几率。
李赟李忠辉赵志飞王翼周平
关键词：4H-SIC厚层芯片性能
使用3C/4H-SiC异质外延薄膜制备石墨烯被引量：1
2022年
采用在4H-SiC衬底上生长的3C-SiC薄膜进行了石墨烯的制备。首先在不同的C/Si比条件下进行3C-SiC薄膜的生长,然后通过对这些3C-SiC薄膜进行热分解来制备石墨烯。对C/Si比为2.21时生长的3C-SiC进行热分解,成功得到了石墨烯,其拉曼光谱2D峰的半高宽为60cm^(-1),迁移率为1480 cm^(2)V^(-1)s^(-1),晶畴尺寸为1μm×1μm左右。由热分解前后样品拉曼光谱的变化可知,石墨烯是由3C-SiC薄膜热分解得到的,与4H-SiC衬底无关,因此通过控制3C-SiC外延层的厚度即可实现对石墨烯厚度的控制。
王翼周平赵志飞李赟
关键词：3C-SIC4H-SIC石墨烯热分解
全选 清除 导出
共2页<12>
聚类工具0