您的位置： 专家智库 > >

陆园琳

作品数：5 被引量：14H指数：1
供职机构：东南大学能源与环境学院射频与光电集成电路研究所更多>>
发文基金：江苏省科技攻关计划更多>>
相关领域：电子电信自动化与计算机技术更多>>

合作作者

文献类型

  • 4篇期刊文章
  • 1篇学位论文

领域

  • 3篇电子电信
  • 2篇自动化与计算...

主题

  • 4篇阵列
  • 4篇现场可编程
  • 4篇现场可编程门...
  • 4篇门阵列
  • 4篇可编程门阵列
  • 3篇总线
  • 3篇PCI总线
  • 2篇电路
  • 2篇时分复用
  • 2篇桥接器
  • 2篇复用
  • 2篇HDLC
  • 1篇多通道
  • 1篇多用户
  • 1篇性能分析
  • 1篇用户
  • 1篇用户电路
  • 1篇设计与性能分...
  • 1篇数据缓冲
  • 1篇数据缓冲区

机构

  • 5篇东南大学
  • 1篇解放军理工大...
  • 1篇南京通信工程...

作者

  • 5篇陆园琳
  • 4篇乔庐峰
  • 4篇王志功
  • 3篇黄斌

传媒

  • 1篇电子与信息学...
  • 1篇通信学报
  • 1篇电子学报
  • 1篇高技术通讯

年份

  • 2篇2005
  • 1篇2004
  • 1篇2003
  • 1篇2002
共 5 条 记 录，以下是 1-5
全选 清除 导出
排序方式：
128用户PCI桥接器的数据结构设计与性能分析
2005年
对一种支持 128 个用户的 PCI 总线桥接器电路所采用的电路结构、数据结构进行了分析,给出了总线时钟利用率和用户最大等待时间的分析公式,并在 PCI 总线规范和对电路进行时序仿真的基础上确定了公式的关键参数,给出了典型应用条件下的系统性能分析曲线。整个设计以现场可编程门阵列(FPGA)进行了功能验证。
乔庐峰王志功陆园琳黄斌
关键词：PCI总线桥接器描述符现场可编程门阵列
多通道高速HDLC处理器的设计与实现被引量：13
2003年
本文详述了由一个具有分时处理能力的HDLC处理器对 12 8逻辑通道数据进行高速、并行、实时处理的设计与实现过程 ,并讨论了其实现关键技术 ,给出了系统中关键结点的功能仿真波形图 .
陆园琳乔庐峰王志功
关键词：通信协议时分复用现场可编程门阵列
通用128用户PCI-Qbus桥接器的实现
2004年
设计了一种适合于多用户接入设备的通用128用户PCI-Qbus(Queue bus)桥接器。采用队列和链表结构进行数据收发管理，收发方向上的用户状态信息和桥接器状态信息可以独立传递，能够独立配置每个用户的工作属性。采用Xilinx的FPGA xc2s200pq208和xcv600ehq240分别实现PCI-Qbus桥接器和作为用户电路的128通道HDLC数据帧处理器，建立了桥接器功能测试系统。测试表明可以满足128个64Kbit／s用户的数据传输的要求。
乔庐峰王志功黄斌陆园琳
关键词：桥接器PCI用户电路S200V600接入设备
多通道高速同步HDLC数据帧处理器的设计与实现
该文设计了基于PCI总线的高速业务接入芯片中的数个核心电路模块:多通道高速HDLC处理器、物理接口模块和多通道高速数据缓冲区的管理和控制模块.其中多通道HDLC处理器芯片模块可以同时处理8个E1链路,最大128个逻辑通道...
陆园琳
关键词：时分复用现场可编程门阵列专用集成电路PCI总线
文献传递
PCI总线多用户数据缓冲区管理器的实现被引量：1
2005年
分析了一种PCI总线上支持多个用户的数据缓冲区管理器电路所采用的电路结构,给出了关键点的仿真波形。从理论上分析了用户的缓冲区分配原则、端口总线带宽、用户最大服务等待时间和最小缓冲区数量等工作参数。给出了多用户缓冲区管理器中所需要最小存储区的计算方法。以分析为基础,采用XILINX的XCV600EPQ240实现了128用户缓冲区管理器电路,并在实际系统中进行了测试和验证。
乔庐峰王志功黄斌陆园琳
关键词：PCI总线缓冲区管理现场可编程门阵列
全选 清除 导出
共1页<1>
聚类工具0