您的位置: 专家智库 > >

梁晨驰

作品数:7 被引量:2H指数:1
供职机构:天津大学电子信息工程学院更多>>
发文基金:天津市科技兴海项目教育部“新世纪优秀人才支持计划”国家自然科学基金更多>>
相关领域:电子电信更多>>

文献类型

  • 4篇专利
  • 2篇期刊文章
  • 1篇学位论文

领域

  • 3篇电子电信

主题

  • 4篇译码
  • 4篇译码器
  • 4篇码长
  • 3篇LDPC码
  • 2篇低密度奇偶校...
  • 2篇低密度奇偶校...
  • 2篇多进制
  • 2篇信号
  • 2篇信号输入
  • 2篇选择器
  • 2篇阵列
  • 2篇数据交织
  • 2篇奇偶校验
  • 2篇奇偶校验码
  • 2篇组码
  • 2篇先验
  • 2篇先验概率
  • 2篇现场可编程
  • 2篇现场可编程逻...
  • 2篇校验码

机构

  • 7篇天津大学

作者

  • 7篇梁晨驰
  • 6篇陈为刚
  • 4篇董同昕
  • 4篇杨晋生
  • 3篇冯秀川
  • 1篇阿卜杜拉
  • 1篇邵亚东

传媒

  • 1篇电视技术
  • 1篇信息技术

年份

  • 1篇2016
  • 2篇2015
  • 2篇2014
  • 2篇2012
7 条 记 录,以下是 1-7
排序方式:
基于DTMB中LDPC码与BCH码的乘积码构造
2014年
中国地面数字电视传输(DTMB)标准中的级联码能够有效降低低密度奇偶校验(Low-Density Parity-Check,LDPC)码的误码平层以获得极低的误比特率。基于DTMB标准中LDPC码与BCH码提出了一种性能优越的乘积码构造方案。构造的乘积码不仅性能优于级联码而且编译码复杂度与级联码相当,代价是较大的译码延时与较大的存储量。仿真结果表明,在码率相同且误比特率为1×10-7时,与级联码相比,构造的码长最长的乘积码可获得约0.12 dB的编码增益。
陈为刚冯秀川梁晨驰邵亚东
关键词:DTMB级联码乘积码
高吞吐量LDPC码译码器架构设计
低密度奇偶校验(Low-Density Parity-Check,LDPC)码具有逼近 Shannon极限的性能且能够支持并行译码,在数字广播、深空通信以及磁存储等领域得到了广泛应用。在LDPC码译码器的硬件实现,尤其是...
梁晨驰
关键词:低密度奇偶校验码现场可编程逻辑门阵列片内存储器误码测试
短码长多进制赋权重复累加码的编码器装置及方法
一种短码长多进制赋权重复累加码的编码器装置:分别与控制电路相连接的输入信息符号缓存单元、编码运算单元和输出编码符号缓存单元,控制电路有依次连接的输入控制计数器、主控计数器和输出控制计数器,主控计数器输出的计数信号a通过计...
陈为刚董同昕梁晨驰杨晋生
文献传递
一种基于两个有限群符号的短码长分组码译码器装置
本发明公开了一种基于两个有限群符号的短码长分组码译码器装置,属于数字通信差错控制编码领域。本发明的译码器装置包括控制电路、输入缓存单元、输出缓存单元以及译码运算单元;其中译码运算单元是译码器的核心部分,包括依次连接的先验...
陈为刚冯秀川杨晋生梁晨驰董同昕
文献传递
DTMB中LDPC码编译码器的FPGA实现被引量:1
2016年
针对数字地面多媒体广播标准中的低密度奇偶校验(LDPC)码,设计实现了基于现场可编程逻辑门阵列(FPGA)的LDPC码编译码器。设计所采用的编译码器方案均采用部分并行结构,在吞吐量与硬件复杂度之间达到了较好的折中。进一步,实现了用于LDPC码性能测试的误码测试硬件系统。基于FPGA的硬件实现结果表明,针对码率为0.4的LDPC码,设计的编译码器可工作在160MHz的时钟频率下,以译码前的数据量计算,吞吐量达到214Mbps。当误比特率为10-6时,实现的6比特量化译码器与浮点译码器的性能差距仅为0.05d B。
陈为刚阿卜杜拉梁晨驰
关键词:低密度奇偶校验码现场可编程逻辑门阵列
短码长多进制赋权重复累加码的编码器装置及方法
一种短码长多进制赋权重复累加码的编码器装置:分别与控制电路相连接的输入信息符号缓存单元、编码运算单元和输出编码符号缓存单元,控制电路有依次连接的输入控制计数器、主控计数器和输出控制计数器,主控计数器输出的计数信号a通过计...
陈为刚董同昕梁晨驰杨晋生
文献传递
一种基于两个有限群符号的短码长分组码译码器装置
本发明公开了一种基于两个有限群符号的短码长分组码译码器装置,属于数字通信差错控制编码领域。本发明的译码器装置包括控制电路、输入缓存单元、输出缓存单元以及译码运算单元;其中译码运算单元是译码器的核心部分,包括依次连接的先验...
陈为刚冯秀川杨晋生梁晨驰董同昕
文献传递
共1页<1>
聚类工具0