赵振宇
- 作品数：218 被引量：41H指数：4
- 供职机构：国防科学技术大学更多>>
- 发文基金：国家自然科学基金国家科技重大专项国家教育部博士点基金更多>>
- 相关领域：电子电信自动化与计算机技术文化科学交通运输工程更多>>
- 一种基于三模冗余技术的SET加固差分压控振荡器
- 本发明公开了一种基于三模冗余技术的SET加固差分压控振荡器，目的是将三模冗余技术应用到差分VCO电路，有效降低差分VCO对SET的敏感程度。本发明由三个延迟电路、两个表决电路组成；三个延迟电路和两个表决电路分别组成三个环...
- 赵振宇欧阳玺陈书明孙永节梁斌刘必慰刘衡竹陈吉华郭阳马卓池雅庆刘祥远唐涛张均安段志奎杨方杰曾斌
- 文献传递
- 适用于低电压供电的无运放高精度电流采样电路
- 电流采样电路广泛应用于各种以电流为媒介的集成电路之中，随着集成电路工艺水平的不断提高，供电电压不断下降，传统的电流采样结构已经不再适用于低电压供电的集成电路类应用。本发明公开了一种用于开关电源控制回路的高精度电流采样电路...
- 马卓张民选赵振宇李少青陈吉华陈怒兴郭阳王浩
- 文献传递
- 可进行信号摆率修正的低电压差分驱动电路
- 本发明公开了一种可进行信号摆率修正的低电压差分信号驱动电路，它包括由第五晶体管M7和第六晶体管M8组成的镜像电流源、由第一CMOS晶体管M1和第二CMOS晶体管M2组成的控制单元以及互补电流开关单元，所述互补电流开关单元...
- 杨学军王建军李少青张民选陈吉华赵振宇陈怒兴马剑武邹金安何小威欧阳干王洪海刘征唐世民王东林
- 文献传递
- 40nm工艺下精确时钟借用方法的研究
- 有用时钟偏差作为一种行之有效的提高芯片频率的方法,在高性能处理器设计中得到了广泛的应用,但是EDA工具对这一功能的支持还有所不足,已有的算法对具体实现的研究也较少。本文通过对40nm工艺下插入单元延时的研究,提出了一套精...
- 宋卫卫马驰远赵振宇杨正强陈安安
- 关键词：精确延时
- 文献传递
- X3处理器的层次化物理设计技术
- 随着工艺的进步,集成电路规模越来越大,设计越来越复杂,传统的展平式设计EDA工具无法将时序优化到最优.本文以一款X3处理器为例介绍了结合Cadence自动布局布线工具Encounter在40纳米工艺下的层次化物理设计,分...
- 曾艳飞赵振宇张民选赵宗浩石柱
- 关键词：集成电路层次化设计
- 文献传递
- 3D-IC中TSV信号降格自测试与自修复电路的研究与实现
- 3D-IC设计中硅通孔(Through Silicon Via,TSV)的修复主要有增加冗余TSV和利用电路进行信号恢复两种方法实现,采用冗余TSV修复的方法面积开销较大,利用电路进行信号恢复的方法面积开销小,但电路延时...
- 刘海斌赵振宇张民选李鹏袁强
- 关键词：芯片封装信号恢复电路优化
- 基于相位合成的时钟50%占空比调节方法
- 本发明公开了一种基于相位合成的时钟50％占空比调节方法，其步骤为：(1)、脉冲产生：通过脉冲产生电路，将输入的源时钟转化为窄脉冲信号，频率保持不变；(2)、半周期延迟：将步骤(1)中所得的窄脉冲信号延迟半周期；(3)、镜...
- 赵振宇何小威李少青张民选陈吉华陈怒兴马剑武徐炜遐吴宏陈亮王建军唐世民王东林欧阳干乐大珩
- 文献传递
- 一种弱短路故障测试电路及其测试方法
- 本发明实施例公开了一种硅通孔弱短路故障测试电路，该电路包括测试单元(101)、计数器(102)、扫描输出寄存器(103)和控制器(105)，所述测试单元(101)的信号输出端与所述计数器(102)的信号输入端连接，所述计...
- 赵振宇刘海斌冯超超徐实王耀何小威乐大珩余金山马驰远马卓袁强
- 文献传递
- 一种支持多核处理器扫描链低速与实速测试的时钟控制电路
- 随着处理器设计工作频率提高,设计规模的增大,以及采用高性能的纳米工艺,因制造产生的故障概率增大。扫描链技术提供了一种检测生产故障的有效机制。针对多核处理器扫描链设计,本文提出了一种基于片上锁相环的时钟控制电路。该电路利用...
- 刘潇骁余金山刘蓬侠赵振宇方粮潘文胜欧阳海燕
- 关键词：锁相环
- 文献传递
- 高可靠锁相环设计技术研究被引量：3
- 2009年
- 单粒子瞬变(SET)现象对高性能计算的影响日益严重,本文对高性能微处理器中锁相环(PLL)的RHBD(Radia-tion-Hardened-By-Design)加固方法进行了分析和总结,从系统级和电路级两个方面对PLL的SET加固方法进行了分类研究。分析结果表明,设计加固方法可以在较高的层次上考虑加固问题,降低了工艺依赖性,可以有效地提高PLL可靠性。
- 赵振宇赵学谦张民选郭斌秦军瑞
- 关键词：软错误SET锁相环
