公共文化服务平台

共 7 条记录，以下是 1-7

全选清除导出

排序方式：

用于DTMB接收机的10bit,40MS/s,72dB SFDR流水线模数转换器被引量：1: 2008年; 介绍了一个应用于数字电视地面多媒体广播(DTMB)接收机的10-bit,40-MS/s流水线模数转换器(ADC),通过优化各级电容大小和运算放大器电流大小,在保证电路性能的同时降低了功耗.测试结果为:在40MHz采样率,4.9MHz输入信号下,可以获得9.14bit的有效位数(ENOB),72.3dB无杂散动态范围(SFDR).电路微分非线性(DNL)的最大值为0.38LSB,积分非线性(INL)的最大值为0.51LSB.电路采用0.18μm1P6MCMOS工艺实现,电源电压为3.3V,核心面积为1mm2,功耗为78mW.; 殷秀梅魏琦杨斌杨华中; 关键词：模数转换器流水线模数转换器无杂散动态范围

99.1 m W12位40 MSPS流水线A/D转换器被引量：1: 2010年; 设计并实现了一种12位40 MSPS流水线A/D转换器,并在0.18μm HJTC CMOS工艺下流片。芯片工作电压为3.3 V,核心部分功耗为99.1 mW。为优化ADC功耗,采用多位/级的系统结构和套筒式运放结构,并采用逐级按比例缩小的设计方法进一步节省功耗。测试结果表明,A/D转换器的DNL小于0.46 LSB,INL小于0.86 LSB;采样率为40 MSPS时,输入19.1MHz信号,SFDR超过80 dB,SNDR超过65 dB。; 殷秀梅赵南杨华中; 关键词：A/D转换器流水线 CMOS

An 80dB Dynamic Range ΣΔ Modulator for Low-IF GSM Receivers被引量：2: 2008年; A high-resolution,200kHz signal bandwidth,third-order single-loop single-bit ε△ modulator used in low-IF GSM receivers is presented. The modulator is implemented with fully differential switched capacitor circuits in standard 0. 6μm 2P2M CMOS technology. The modulator uses two balanced reference voltages of ±1V,and is driven by a single 26MHz clock signal. The measurement results show that,with an oversampling ratio of 64, the modulator achieves an 80.6dB dynamic range,a 71.8dB peak SNDR,and a 73.9dB peak SNR in the signal bandwidth of 200kHz. The modulator dissipates 15mW static power from a single 5V supply.; 杨培殷秀梅杨华中; 关键词：SWITCHED-CAPACITOR

采用改进电流调制功耗缩放的精度和速度可编程流水线模数转换器被引量：1: 2008年; 介绍了一个精度和速度可编程、但不需要改变运算放大器偏置电流的流水线模数转换器,实现了8~11bit和400k^40MSa/s的程控范围.提出了一种新颖的预充型开关运放,在降低功耗的同时,可以使运算放大器快速开启.通过采用改进的电流调制功耗缩放技术、新颖的开关运放技术、采样保持电路消去技术和动态比较器,大大降低了电路的功耗.电路设计采用1.8V 1P6M0.18μm CMOS工艺,仿真结果表明:在11bit,40MSa/s性能条件下,输入信号为19.02MHz时,无杂散动态范围(SFDR)为81dB,信噪失真比(SNDR)为67dB,功耗为29mW.; 魏琦殷秀梅杨斌杨华中; 关键词：流水线模数转换器

10位100MSPS 70mW双通道交织流水线A/D转换器被引量：1: 2010年; 设计了应用于3G无线通信中频接收机的10位100 MSPS双通道交织流水线A/D转换器,采用0.18μm CMOS工艺流片。电路工作电压为3.3 V,核心部分功耗不超过70mW。为了减小A/D转换器的功耗,采用两路并行交织结构,并在两个通道间进行运放共享。运放采用套筒式结构,以进一步节省功耗。对于交织结构,如何保证线性度是设计的关键。线性度主要受直流失调失配、增益失配及采样时间失配的限制。分别采用共享运放、提高每个通道的精度,以及全局被动采样(Global Passive Sampling),减小这些失配的影响。除通道间失配外,还分析了传统双采样电路中的输出开关电荷注入以及断开开关电容串扰对线性度的影响。为了保证A/D转换器的线性度,通过修改时序,消除了以上开关的非理想因素。后仿真结果表明,在100 MSPS采样率下,输入信号带宽为47.6 MHz;最差工艺角(ss,120℃)下,杂散无失真动态范围(SFDR)大于70 dB,信杂比(SNDR)大于60 dB。; 许莱殷秀梅杨华中; 关键词：A/D转换器运放共享电荷注入

一种高速高精度采样/保持电路被引量：8: 2007年; 介绍了一种用于12bit,100MS/s流水线模数转换器前端的采样/保持电路的设计.该电路在3V电源电压100MHz采样频率时,输入直到奈奎斯特频率仍能够达到108dB的无杂散动态范围(SFDR)和77dB的信躁比(SNR).论文建立了考虑开关之后的采样保持电路的分析模型,并详细研究了电路中开关组合对电路性能的影响,同时发现了传统的栅源自举开关(bootstrapped switch)中存在的漏电现象并对其进行了改进,极大地减小了漏电并提高了电路的线性性能.; 杨斌殷秀梅杨华中; 关键词：自举开关

流水线模数转换器双模式数字后台校正技术: 无线通信技术的进步带动了对高速高精度模数转换器的需求。与其他结构的模数转换器相比,流水线模数转换器更适合应用于高速高精度领域,并且随着通信系统复杂度的提高,其未来会朝着更高速更高精度的方向发展。然而,随着CMOS工艺的进...; 殷秀梅; 关键词：流水线模数转换器; 文献传递

全选清除导出

共1页<1>

殷秀梅