黄小平
- 作品数：72 被引量：60H指数：4
- 供职机构：西北工业大学计算机学院更多>>
- 发文基金：国家自然科学基金西北工业大学基础研究基金陕西省自然科学基金更多>>
- 相关领域：自动化与计算机技术电子电信文化科学更多>>
- 基于AltiVec的指数运算的设计与实现
- 2010年
- 基于ALtiVec技术,对查找表的多项式拟合算法加以改进,去除逻辑复杂的乘加操作,仅通过移位、查表来实现本技术中指数的有限精度运算.同时,通过误差计算,在满足精度要求的情况下进一步缩小了ROM表的大小.
- 高建波张盛兵黄小平姚涛卢斌
- 嵌入式实时精确异常机制的硬件实现方法
- 本发明公开了一种嵌入式实时精确异常机制的硬件实现方法，包括下述步骤：采用分布式结构，在嵌入式处理器流水线的取指级、译码级、执行级、访存级以及写回级均设置一个异常检测逻辑，检测当前时钟周期该流水级产生的异常类型，并向集中式...
- 高德远樊晓桠张盛兵王党辉安建锋黄小平张萌
- 文献传递
- 一种改进的Pseudo-LRU替换算法被引量：2
- 2009年
- Pseudo-LRU替换算法可以避免复杂的硬件设计,所以在很多流行的Cache内存系统被使用.但是该算法的主要缺点是二叉树结构的顶层节点不能包含所有底部叶子节点的信息,在某些情况下会做出错误的替换决策.针对PLRU算法存在的问题,在分析PLRU算法的原理的基础上,通过增加处理二叉树顶层节点信息的逻辑,得到一种新的替换算法.测试结果表明,这种新的替换算法使Cache命中率提高到98.73%.
- 韩立敏高德远黄小平
- 关键词：高速缓存微处理器
- 嵌入式微处理器的可测性技术研究
- 集成电路制造工艺的不断进步和人们对集成电路产品质量、性能以及上市时间要求的不断提高,测试成为集成电路设计阶段必须考虑的问题.可测性设计技术有效降低了测试复杂度和缩短了测试时间,能较好地解决ASIC芯片的测试问题.文章详细...
- 刘兴张盛兵黄小平
- 关键词：可测性设计扫描测试内建自测试
- 星载SAR实时成像处理器的片上数据组织及访问策略被引量：2
- 2021年
- 星载SAR成像需对大量输入数据进行实时成像处理,且功耗受限,设计高效率异构阵列处理器是满足功耗约束和实时性要求的有效方法,而片上数据组织结构和访问策略是设计的关键。在分析典型的CSA(chirp scaling algorithm)SAR成像算法的基础上,提取了SAR成像的数据流模型。提出了一种跨区域交叉放置和数据排序同步访问的存储策略,通过片上多级数据缓存结构,有效缓解存储带宽问题,支持FFT/IFFT和相位补偿操作的流水处理,确保成像计算高效执行。基于该存储策略的处理器可实现高达115.2 GOPS的吞吐量,采用65 nm技术可实现高达254 GOPS/W的能效。与CPU+GPU加速方案相比,性能/功耗比提高了63.4倍。该结构提高了实时性能,降低系统设计的复杂度,具有良好的可扩展性,可满足不同SAR成像平台的需求。
- 王时雨张盛兵黄小平黄小平
- 关键词：SAR成像数据排序可扩展
- 基于SRAM和STT-RAM的混合指令Cache设计
- 2015年
- 随着工艺尺寸减小,传统基于SRAM的片上Cache的漏电流功耗成指数增长,阻碍了片上Cache容量的增加。基于牺牲者Cache的原理,利用SRAM写速度快,STT-RAM的非易失性、高密度、极低漏电流功耗等特性设计了一种基于SRAM和STT-RAM的混合型指令Cache。通过实验证明,该混合型指令Cache与传统基于SRAM的指令Cache相比,在不增加指令Cache面积的情况下,增加了指令Cache容量,并显著提高了指令Cache的命中率。
- 皇甫晓妍樊晓桠黄小平
- 关键词：指令CACHE
- 计算机专业数字逻辑设计课程建设的探索与实践被引量：4
- 2018年
- 针对计算机本科专业数字逻辑设计课程教学中面临的教学与实践内容相脱节、与后续相关课程不能有效衔接等状况,探讨面向计算机专业的数字逻辑课程架构,包括理论课教学内容和实验内容,重点分析教学过程中的重点和难点,特别是复杂数字系统设计中涉及的寄存器传输级模型、有限状态机控制等。
- 王党辉韩茹黄小平张盛兵尚学群
- 关键词：数字逻辑设计课程架构教学内容
- 32位RISC微处理器中分支预测器的硬件实现被引量：3
- 2009年
- 提出了一种基于Bi-mode和分支路径历史的动态分支预测器,并在西北工业大学自主设计的"龙腾R2"微处理器中得以FPGA硬件实现,提出的分支预测器对条件分支可以进行准确地预测,具有延迟小、功耗低的特点。
- 汪永威樊晓桠黄小平
- 关键词：超标量
- 程序行为分析指导TLB低功耗设计被引量：1
- 2011年
- TLB(Translation Look-Aside Buffer,变换旁视缓冲器)是存储管理单元中完成访存地址转换的核心。但研究发现TLB工作时可以消耗微处理器芯片约17%的功耗。因此,TLB低功耗设计已经引起研究者的重视。通过对经典基准测试集程序访存行为的详细分析和仿真可知,在页面非连续访问时,页面间隔统计参数能够很好地指导TLB的低功耗设计。从这一角度出发,提出了低功耗的TLB设计方法。实验结果显示,改进后的TLB片上功耗明显降低。
- 史莉雯樊晓桠陈杰黄小平郑乔石
- 关键词：低功耗
- 一种高速浮点规格化运算器
- 本实用新型公开了一种高速浮点规格化运算器，用于解决现有的规格化运算器运算速度低的问题，其技术方案是在所述前导零检测部件增加初等或阵列，所述移位器包括第一移位器和第二移位器，初等或阵列产生第一阶段移位信号；第一移位器根据第...
- 高德远姚涛樊晓桠张盛兵王党辉魏廷存黄小平张萌郑然
- 文献传递
