您的位置： 专家智库 > >

李智明

作品数：2 被引量：6H指数：1
供职机构：厦门大学信息科学与技术学院电子工程系更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 1篇期刊文章
  • 1篇会议论文

领域

  • 2篇电子电信

主题

  • 2篇译码
  • 2篇译码器
  • 2篇LDPC码
  • 2篇LDPC码译...
  • 1篇低密度奇偶校...
  • 1篇低密度奇偶校...
  • 1篇因子图
  • 1篇软判决
  • 1篇软判决译码
  • 1篇速率
  • 1篇奇偶校验
  • 1篇奇偶校验码
  • 1篇校验码
  • 1篇V1000
  • 1篇VERILO...
  • 1篇FPGA实现
  • 1篇传输速率

机构

  • 2篇厦门大学

作者

  • 2篇王琳
  • 2篇李智明
  • 2篇范雷
  • 1篇肖曼
  • 1篇肖旻

传媒

  • 1篇电子技术应用
  • 1篇厦门市科学技...

年份

  • 2篇2004
共 2 条 记 录，以下是 1-2
全选 清除 导出
排序方式：
规则(3,6)LDPC码译码器的FPGA实现
低密度奇偶校验码(LDPC码)是一种优秀的线性分组奇偶校验码，LDPC码有距离Shannon容量限仅0.0045dB的性能，本文基于软判决译码规则，采用完全并行的解码结构，使用Verilog硬件描述语言，在Xilinx公...
李智明王琳范雷肖曼
关键词：LDPC码低密度奇偶校验码译码器因子图
文献传递
基于FPGA的规则(3,6)LDPC码译码器被引量：6
2004年
基于软判决译码规则,采用完全并行的解码结构,使用Verilog硬件描述语言,在Xilinx公司的FPGA(Virtex-2 xcv 1000)上实现了码率为1/2、帧长为20bit的规则(3,)LDPC码的译码器,最大传输速率可达20Mbps。对LDPC码的实际应用具有重要的推动作用。
李智明王琳范雷肖旻
关键词：LDPC码译码器V1000VERILOG硬件描述语言软判决译码传输速率
全选 清除 导出
共1页<1>
聚类工具0