章倩苓
- 作品数：110 被引量：337H指数：9
- 供职机构：复旦大学信息科学与工程学院专用集成电路与系统国家重点实验室更多>>
- 发文基金：国家高技术研究发展计划国家自然科学基金上海-AM基金更多>>
- 相关领域：电子电信自动化与计算机技术电气工程自然科学总论更多>>
- 基于DCT子空间失真测度的矢量量化VLSI结构设计
- 1997年
- 本文提出了一种实现离散余弦变换（DCT）子空间失真测度矢量编码算法的VLSI结构。该结构利用DCT子空间映射，将失量量化失真测度维数从16降至4，并且结合最小覆盖搜索算法大幅度改善信噪比特性，从而在保证信噪比的条件下，使该编码器的实现规模降至一般矢量统码器的1／4。并且，本文对该算法作了进一步的改进，使实现更为简单。
- 周汀章倩苓李蔚闵昊
- 关键词：图象编码矢量量化VLSI
- 一种低功耗嵌入式微控制器的VLSI实现结构研究
- 微控制器是SOC(System On Chip)芯片的重要组成部分.本文从低功耗设计的角度出发,设计了一个高性能的MCU.通过流水结构的优化,使指令执行效率提高2.5倍,在保持运算能力不变的前提下,功耗可降为传统结构的1...
- 李侠沈泊吉隆伟章倩苓
- 关键词：微控制器嵌入式结构超大规模集成电路
- 文献传递
- 基于自适应子带分解和内容模型的图像编码
- 2003年
- 在SPIHT算法基础上引入了两种算法———自适应子带分解算法和基于内容模型的算术编码算法 ,以改进压缩性能 自适应子带分解算法改变了小波变换后系数的统计分布 ,在低码率时峰值信噪比 (PSNR)得到一定的改善 ;基于内容模型的算术编码算法进一步开发了子带间以及相邻像素间的相关性 ,增强了压缩性能 实验结果表明 :文中算法和SPIHT算法比较 ,改进了压缩性能 。
- 朱珂周晓方华林章倩苓
- 关键词：图像编码SPIHT算法小波变换图像压缩算法
- 适用于MPEG2MP@ML标准的视频解码器设计被引量：9
- 2000年
- 设计了一个适用于 MPEG2 MP@ML 标准的视频解码器结构 ,用 VHDL 语言进行了系统级的仿真和综合。系统工作时钟频率 40 MHz。用标准图象测试序列进行了验证 ,给出了测试结果和有关参数 ,满足 MPEG2 MP@ML 视频解码的实时处理要求。
- 叶波俞颖秦东章倩苓
- 关键词：MPEG2视频解码器
- 基于累加器的内建自测方法研究与分析被引量：1
- 2003年
- 在适于采用内建自测方法进行可测性设计的电路中,累加器往往是一种被普遍采用的基本单元,如通用处理器和数字信号处理电路中的算术及逻辑运算电路。文章以Booth乘法器为例,介绍了利用累加器电路进行内建自测输出响应分析的几种常见形式,同时给出了相应的故障覆盖率、硬件开销和时延等方面的比较结果。
- 龚绿怡顾震宇曾晓洋章倩苓
- 关键词：大规模集成电路累加器数字信号处理电路
- MUSICAM解码器综合子带滤波实现方法被引量：4
- 1999年
- 本文提出了一种实现ＭＵＳＩＣＡＭ音频解码器的子带综合滤波器的算法，降低了这部分的运算量、存贮量，并分析了有限字长效应，给出了系数灵敏度的模拟结果，为实现ＭＰＥＧ音频解码器提供基础．
- 周晓方丁保延章倩苓
- 关键词：MUSICAM编码器滤波器
- 适用于MPEG2标准的IDCT的新VLSI结构被引量：6
- 1998年
- 本文提出了一种新的适用于MPEG2标准的IDCTVLSI结构，并用超高速数据语言进行了仿真．对于8点一维IDCT，只用7个变量乘常系数乘法器和10个加／减法器，且只需4个时钟就能处理完8个数据，电路规模为6000门左右，比传统方法节省40～50％．对于二维IDCT，如采用分时方式实现，处理每个8×8的块也仅需64个时钟该结构可应用于MPEG2MPHL视频解码器．
- 叶波俞颖章倩苓郑增钰
- 关键词：MPEG2IDCTVLSI图像处理
- 一种500MHz 32×32bit高速五端口CMOS寄存器堆被引量：2
- 2002年
- 采用 0 .35 μm CMOS工艺 ,实现了一个 5 0 0 MHz、32× 32 bit的高速五端口寄存器堆 .它可以同时进行二个写操作和三个读操作 ,并且在同一时钟周期完成先写后读 .在电流工作方式下 ,通过设计优化的存储单元、新型高速电流灵敏放大器以及一种灵敏放大器控制信号产生电路 ,提高了寄存器堆的读取速度 .另外还采用了 TSPC(truesingle- phase clock) - D触发器等高速技术来进一步加快读取速度 ,电路仿真结果表明该寄存器堆的读取时间为1.85 ns.
- 王佳静华林沈泊李文宏章倩苓
- 关键词：CMOS
- 一种单锁存器CMOS静态D触发器的设计被引量：7
- 1999年
- 提出了一种只使用单锁存器的ＣＭＯＳ静态Ｄ触发器结构．由于它比普通的主从型Ｄ触发器少一个锁存器，故所需的管子数少，从而节省了面积．
- 莫凡俞军章倩苓
- 关键词：D触发器CMOS触发器
- 一种用于ARM处理器的增强DSP乘加单元被引量：3
- 2003年
- 介绍了一种应用于ARM处理器的增强DSP功能乘加单元。为了减小乘加指令的周期数,采用了两个并行16×16位乘加单元构成的单指令多数据(SIMD)结构,可以通过适当的配置支持16到32位的各种乘加运算以及16位的复数乘法。理论分析表明,这种乘加单元与传统的单指令单数据(SISD)结构相比在周期数上有明显的减小。尤其对于16位乘加及16位复数乘法,其所需周期数分别只有ARM1022E的1/4和1/3。0.35mm的标准单元库实现表明该乘加单元可以工作在120MHz,使得其非常适合数字信号处理的应用。
- 吉隆伟李侠章倩苓
- 关键词：ARM处理器DSP乘法器单指令多数据微处理器数字信号处理
