2025年1月7日
星期二
|
欢迎来到海南省图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
郝玉虹
作品数:
2
被引量:5
H指数:1
供职机构:
上海交通大学微电子学院
更多>>
发文基金:
国家高技术研究发展计划
更多>>
相关领域:
电子电信
更多>>
合作作者
付宇卓
上海交通大学微电子学院
鲁欣
上海交通大学微电子学院
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
1篇
期刊文章
1篇
学位论文
领域
2篇
电子电信
主题
2篇
芯片
2篇
静态时序分析
1篇
时钟
1篇
时钟问题
1篇
芯片设计
1篇
SOC设计
1篇
SOC芯片
机构
2篇
上海交通大学
作者
2篇
郝玉虹
1篇
鲁欣
1篇
付宇卓
传媒
1篇
计算机工程
年份
1篇
2005
1篇
2004
共
2
条 记 录,以下是 1-2
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
基于静态时序分析的芯片设计方法研究
本论文根据对一款个人信息处理终端的微系统芯片(SoC)设计的时序分析,课题来源于国家高技术研究发展计划(863)基金项目,使用当前最先进的EDA工具,做了深入地分析研究,提出了一种基于静态时序分析的芯片设计方法来实现设计...
郝玉虹
关键词:
静态时序分析
芯片设计
SoC芯片STA的时钟约束问题研究
被引量:5
2005年
随着集成电路的飞速发展,芯片能否进行全面成功的静态时序分析已成为其保证是否能正常工作的关键。该文结合一款面向个人信息处理终端的SoC芯片探讨了静态时序分析(STA)流程中时钟约束的关键技术问题,对未来基于静态时序分析进行SoC芯片的优化设计有重要的参考价值。
郝玉虹
付宇卓
鲁欣
关键词:
SOC设计
时钟问题
静态时序分析
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张