您的位置： 专家智库 > >

谢峥

作品数：51 被引量：50H指数：4
供职机构：北京大学深圳研究生院更多>>
发文基金：深圳市科技计划项目国家高技术研究发展计划更多>>
相关领域：自动化与计算机技术电子电信天文地球文化科学更多>>

合作作者

文献类型

  • 39篇专利
  • 12篇期刊文章

领域

  • 13篇自动化与计算...
  • 7篇电子电信
  • 2篇天文地球
  • 1篇文化科学

主题

  • 15篇电路
  • 13篇集成电路
  • 12篇映射
  • 8篇映射方法
  • 6篇地震
  • 6篇数据控制
  • 6篇算子
  • 6篇临震
  • 6篇逻辑描述
  • 5篇地声
  • 5篇处理器
  • 4篇阵列
  • 4篇时钟
  • 4篇数据相关
  • 4篇数据相关性
  • 4篇足底
  • 4篇可重构
  • 4篇控制流
  • 4篇计算机
  • 4篇计算机语言

机构

  • 51篇北京大学
  • 2篇中国科学院微...
  • 1篇北京空间机电...
  • 1篇武汉大学

作者

  • 51篇谢峥
  • 49篇王新安
  • 30篇王腾
  • 22篇张兴
  • 21篇胡子一
  • 13篇雍珊珊
  • 9篇陈旭
  • 9篇安辉耀
  • 9篇王墨
  • 9篇黄武龙
  • 8篇周生明
  • 8篇孙亚春
  • 8篇马芝
  • 8篇赵秋奇
  • 6篇李世军
  • 6篇周芝丽
  • 5篇郭朝阳
  • 5篇林科
  • 5篇张旭
  • 4篇曹颖

传媒

  • 7篇北京大学学报...
  • 2篇华南地震
  • 2篇微电子学
  • 1篇电子器件

年份

  • 1篇2024
  • 1篇2020
  • 1篇2019
  • 1篇2018
  • 2篇2017
  • 5篇2016
  • 3篇2015
  • 11篇2014
  • 8篇2013
  • 7篇2012
  • 11篇2011
共 51 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
用于视频编码器的帧间预测电路及其实现方法
本发明公开了一种用于视频编码器的帧间预测器的实现方法，包括：将高级程序语言算法描述的视频编码器的帧间预测器的各个功能块映射成由算子单元构成的硬件逻辑描述；由所述算子单元构成的硬件逻辑描述生成帧间预测器硬件集成电路。通过上...
胡子一王新安王腾谢峥张兴关保贞王巍
文献传递
一种基于地声检测方法的大地震孕育过程及临震监测系统
本发明公开了一种基于地声检测方法的大地震孕育过程及临震监测系统。通过安装在深钻孔或深井下的传感器列阵，将收集到的包含完整频率信息、强度信息、声源方位信息的地声信号，经信号处理模块、信号传输通路模块，由主控及数据存储发送模...
王新安林科张兴雍珊珊王腾谢峥郭朝阳张国新冯晓星葛彬杰
文献传递
足底压力信息分析方法、装置及系统
一种足底压力信息分析方法、装置及系统，包括：获取足底已知点压力信息数据的已知数据集，压力信息数据包括压力值、压强值和冲量值中的至少一种；根据已知数据集建立足底压力信息数据的扩充数据集，扩充数据集包括已知数据集；根据扩充数...
李璟王新安王墨谢峥黄武龙何想吴希凯田玉成
文献传递
高级语言代码的生成方法及其产生器
本发明公开了一种高级语言代码产生器及高级语言代码生成方法，通过将输入的EDA设计工具的语法支持情况描述信息和验证或测试策略分别转换为相应的语法配置表和控制约束表，再根据该语法配置表和控制约束表，调用相应的语法库构建语法树...
谢峥王新安曹颖陈旭雍珊珊王腾
一种自适应量程精度的液体介电常数测量系统
本发明涉及一种自适应量程及精度的液体介电常数检测测量系统。所述介电常数测量系统由(1)待测电容检测装置；(2)单片机和(3)LCD显示器组成。所述单片机通过控制待测电容检测装置内的开关电路，首先通过待测电容检测装置内的电...
王新安王腾苏昕东陈红英谢峥倪晓宇饶先拓
文献传递
集成电路下层硬件映射方法、数据控制流时序约束方法及装置
本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为数据控制流图，再转换为算子时空图，并对数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再生...
王新安胡子一安辉耀谢峥王腾张兴周生明赵秋奇马芝孙亚春
集成电路下层硬件映射方法、时空图生成方法及装置
本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为数据控制流图，再转换为算子时空图，并对该数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再...
王新安胡子一安辉耀谢峥王腾张兴周生明赵秋奇马芝孙亚春
一种可重构的通用总线接口验证平台的研究及实现被引量：1
2011年
以UART总线接口为例介绍一种高性能验证平台。该验证平台基于SystemVerilog语言,以功能覆盖率为导向,通过带约束的随机方法产生测试激励,并具有自动检查运行结果及可重用性等特点。实践表明,与传统的验证平台相比,该平台在验证效率及功能覆盖率方面均有明显的优越性;与基于VMM搭建的验证平台相比,该平台也表现出了一定的灵活性、易操作性的特点。
刘芳谢峥连志斌王新安
关键词：UARTSYSTEMVERILOGVMM
集成电路流水线设计验证方法、系统及其模型实现方法
本申请公开了一种采用流水线模型对集成电路流水线设计进行验证的方法。其首先对流水线模型的完备性和正确性进行验证，流水线模型验证通过后，可来验证集成电路流水线设计。而在该流水线模型的验证中，通过预先设计各级流水状态断言，其次...
谢峥周芝丽王新安李世军苏吉婷陈旭赵蕾张兴
文献传递
处理器功能仿真模型生成装置、方法及功能验证方法
本申请公开了一种处理器功能仿真模型生成装置，包括寄存器配置模块、指令集配置模块、输入处理单元生成模块、功能仿真单元生成模块、仿真结果配置模块、仿真结果输出单元生成模块和指令功能库。采用本申请提供的生成装置可自动生成满足仿...
谢峥陈旭王新安苏吉婷李世军周芝丽胡子一张兴
文献传递
全选 清除 导出
共6页<123456>
聚类工具0