您的位置： 专家智库 > >

史德生

作品数：3 被引量：0H指数：0
供职机构：北京理工大学更多>>
相关领域：自动化与计算机技术电子电信更多>>

合作作者

文献类型

  • 3篇中文专利

领域

  • 1篇电子电信
  • 1篇自动化与计算...

主题

  • 2篇低密度奇偶校...
  • 2篇端口
  • 2篇双端口
  • 2篇双端口RAM
  • 2篇奇偶校验
  • 2篇卷积
  • 2篇卷积码
  • 2篇分时复用
  • 2篇复用
  • 2篇处理器
  • 1篇译码
  • 1篇译码器
  • 1篇位同步
  • 1篇相位
  • 1篇相位估计
  • 1篇相位恢复
  • 1篇相位同步
  • 1篇估计值
  • 1篇LDP
  • 1篇LDPC

机构

  • 3篇北京理工大学

作者

  • 3篇王华
  • 3篇武楠
  • 3篇史德生
  • 2篇管凝
  • 2篇王贵波
  • 1篇梁涛
  • 1篇匡镜明
  • 1篇李慧慧

年份

  • 1篇2017
  • 1篇2016
  • 1篇2015
共 3 条 记 录，以下是 1-3
全选 清除 导出
排序方式：
一种LDPC-CC高速译码器
本发明公开了一种LDPC-CC高速译码器，采用低密度奇偶校验卷积码LDPC-CC译码器结构，将其中的处理器设置为寄存器和存储器RAM相结合的存储结构；LDPC-CC译码器的节点并行因子为ρ，将LDPC-CC译码器结构中链...
武楠王华王贵波史德生管凝
一种基于LDPC码辅助的相位同步系统
本发明公开了一种基于LDPC码辅助的相位同步系统，将输入的符号数据分成奇帧和偶帧分别进行求似然比，并通过两个LMB子模块分开存储，当译码器从其中一个LMB子模块读取似然比进行译码迭代时，下一帧符号数据进入另一个解映射模块...
武楠王华史德生梁涛李慧慧匡镜明
一种LDPC‑CC高速译码器
本发明公开了一种LDPC‑CC高速译码器，采用低密度奇偶校验卷积码LDPC‑CC译码器结构，将其中的处理器设置为寄存器和存储器RAM相结合的存储结构；LDPC‑CC译码器的节点并行因子为ρ，将LDPC‑CC译码器结构中链...
武楠王华王贵波史德生管凝
文献传递
全选 清除 导出
共1页<1>
聚类工具0