曾献君
- 作品数：14 被引量：3H指数：1
- 供职机构：哈尔滨工业大学计算机科学与技术学院/国家示范性软件学院更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 基于标准单元库的工艺映射
- 1994年
- 本文提出基于标准单元实现的工艺映射技术，映射过程采用子逻辑结构变换及逻辑函数匹配加以实现，很好地兼顾了电路设计对延迟时间及芯片面积的要求。该过程在Ｓｕｎ－４／ＳＰＡＲＣ上用Ｃ语言实现，具有很好的时、空复杂性，能处理超大规模（５０００门以上）数字同步时序电路的映射过程，对纯组合逻辑电路的映射结果较好。
- 曾献君陈昕叶以正
- 关键词：工艺映射电路设计标准单元库
- 基于标准单元库的多级函数分解
- 曾献君叶以正何煜
- 关键词：逻辑集成电路电路综合逻辑设计电路设计
- 基于结构的PCB逻辑再综合
- 叶以正曾献君王义和
- 关键词：数字集成电路集成电路工艺电路综合逻辑集成电路最佳设计
- 基于结构的专用集成电路(ASIC)逻辑综合技术研究
- 曾献君
- 布尔函数二级逻辑极小化的快速算法被引量：2
- 1992年
- 本文介绍二级逻辑极小化快速算法FBAMA(Fast Boolean Algebric Minimization Algorithm)。FBAMA算法简单,能保证逻辑无冗余性,极小化程度高,具有多项式时间复杂性,可处理的逻辑电路规模受输入变元数目限制很少,与逻辑表达式的项数相关。算法FBAMA已在Sun-3工作站上用C语言实现。运行结果表明:FBAMA极小化程度与SWT及专用于VLSI逻辑综合的极小化系统ESPRESSOⅡ相比拟,但运行速度更快,适用于大规模逻辑电路的逻辑极小化。
- 曾献君何煜叶以正
- 关键词：布尔函数逻辑优化
- 组合逻辑电路的逻辑级数优化
- 1997年
- 本文讨论了基于逻辑级数极小化的布尔函数因子分解。
- 叶以正曾献君张岩
- 关键词：延迟时间组合逻辑电路
- 基于结构的逻辑优化
- 曾献君王丽宏喻明艳
- 关键词：数字集成电路逻辑设计最优设计计算机辅助设计电路设计
- 多相同步时序电路的时钟参数优化计算
- 1996年
- 本文讨论了基于线性规划的多相同步时序电路的时钟周期最小化方法，提出了给定时钟周期下的时钟参数优化计算方法．
- 叶以正曾献君毛志刚张岩
- 关键词：同步时序电路时钟参数优化逻辑电路
- 基于标准单元库的多级函数分解
- 1993年
- 本文提出在ASIC综合技术中基于标准单元库的多级逻辑函数分解技术。分解过程利用单元库函数真值矩阵及各分解部分用标准单元实现的难易程度、逻辑级数来评价、引导分解得到的多级逻辑易于用标准单元组合实现。使用的标准单元类型具有较大程度的相似性,有利于基于标准单元布局布线软件进一步减少芯片面积。
- 曾献君叶以正何煜
- 关键词：标准单元库逻辑函数专用集成电路
- 基于结构的多级逻辑优化被引量：1
- 1993年
- 本文分析多级组合逻辑结构中各数据信号取值状态及其与之相关的信号取值状态,构造数据信号取值状态与或图。利用与或图修剪技术寻求相应逻辑结构中冗余逻辑连线。消除多级逻辑结构中冗余的逻辑连线、冗余逻辑门并进行相应的等价逻辑结构变换,实现多级逻辑优化。该优化过程直接在多级逻辑结构上进行并保持了原逻辑结构的总体结构特征,运行时空复杂性对基本输入/输出数目依赖很少,能适应大规模数字逻辑结构优化。
- 曾献君叶以正
- 关键词：逻辑优化逻辑设计
