舒毅
- 作品数：6 被引量：2H指数：1
- 供职机构：中国科学院电子学研究所更多>>
- 发文基金：国家高技术研究发展计划国家科技重大专项更多>>
- 相关领域：电子电信更多>>
- 抗单粒子翻转的锁存型灵敏放大器
- 本发明提供了一种抗单粒子翻转的锁存型灵敏放大器。该锁存型灵敏放大器在普通锁存灵敏放大器的结构基础上添加两个P型晶体管构成的隔离单元，在保持了普通结构的高性能的同时由于隔离单元的限流作用同时降低了电路的功耗，当节点n1或n...
- 杨海钢李天文蔡刚秋小强贾海涛舒毅支天李悦
- 文献传递
- 一种片外配置和回读FPGA装置
- 本发明提出一种片外配置和回读FPGA装置，具有片内配置回读和片外配置回读两种模式；其包括FPGA芯片和片外配置控制器，其中所述FPGA芯片包括：片内配置控制器，其用于在片内配置回读模式下对所述FPGA芯片进行配置和回读操...
- 蔡刚杨海钢舒毅贾海涛方钊支天李天文李悦丁健秋小强
- 文献传递
- 抗单粒子翻转的锁存型灵敏放大器
- 本发明提供了一种抗单粒子翻转的锁存型灵敏放大器。该锁存型灵敏放大器在普通锁存灵敏放大器的结构基础上添加两个P型晶体管构成的隔离单元，在保持了普通结构的高性能的同时由于隔离单元的限流作用同时降低了电路的功耗，当节点n1或n...
- 杨海钢李天文蔡刚秋小强贾海涛舒毅支天李悦
- 文献传递
- 一种适用于门级网表的混合式静态功耗优化方法被引量：2
- 2014年
- 进入深亚微米集成电路设计阶段,静态功耗所占整体功耗的比例快速增大,使之成为当前设计流程中的关键优化步骤。该文提出一种适用于门级网表的混合式静态功耗优化方法。该方法结合了整数规划和启发式算法,以减小电路时序裕量的方式换取电路静态功耗的改善。整体优化流程从一个满足时序约束的设计开始,首先利用整数规划为网表中的逻辑门单元寻找一个较低静态功耗的最优替换单元;其次结合当前所用门单元和最优替换单元的物理和电学参数,按优先级方式逐层替换电路中所有的逻辑门节点;最后利用启发式方法修复可能出现的最大延时违规情况。整体优化流程将在上述步骤中不断迭代直至无法将现有时序裕量转换为功耗的改善。针对通用测试电路的实验结果表明,采用该方法优化后电路静态功耗平均减小10%以上,最高达26%;与其它方法相比,该方法不仅大幅降低了功耗,而且避免了优化后电路最大延时的过度恶化,其最大延时违反量小于5 ps。
- 舒毅蔡刚杨海钢
- 关键词：整数规划启发式算法
- 一种片外配置和回读FPGA装置
- 本发明提出一种片外配置和回读FPGA装置，具有片内配置回读和片外配置回读两种模式；其包括FPGA芯片和片外配置控制器，其中所述FPGA芯片包括：片内配置控制器，其用于在片内配置回读模式下对所述FPGA芯片进行配置和回读操...
- 蔡刚杨海钢舒毅贾海涛方钊支天李天文李悦丁健秋小强
- 文献传递
- 受摆率约束的缓冲器插入设计优化方法
- 2015年
- 随着VLSI集成度的提高,缓冲器插入技术作为一种互连优化方法,在系统设计中得到了广泛的应用。提出一种针对片上互连网络的缓冲器插入方法,求解在摆率约束下的缓冲器最优插入问题。该方法由两阶段算法组成,首先对待优化互连线网进行分段,以求解可行的缓冲器插入位置集合,其次在所求得的上述位置集合中求解摆率约束条件下的最小代价缓冲器插入问题。在0.13μm CMOS工艺下进行电路设计,实验结果表明,相较于延时最优缓冲器插入方法,该方法所得优化结果能够满足实际电路的摆率约束,同时获得最小超过30%的面积改善比率。
- 舒毅杨海钢蔡刚支天李天文
- 关键词：缓冲器插入动态规划
