您的位置: 专家智库 > >

周冲

作品数:4 被引量:12H指数:2
供职机构:电子科技大学通信与信息工程学院通信抗干扰技术国家级重点实验室更多>>
发文基金:国家高技术研究发展计划更多>>
相关领域:电子电信更多>>

文献类型

  • 3篇期刊文章
  • 1篇学位论文

领域

  • 4篇电子电信

主题

  • 2篇QPSK
  • 1篇多元LDPC...
  • 1篇译码
  • 1篇译码器
  • 1篇硬件
  • 1篇硬件实现
  • 1篇阵列
  • 1篇时码
  • 1篇时隙
  • 1篇数字接收机
  • 1篇全数字
  • 1篇全数字接收机
  • 1篇维特比
  • 1篇维特比译码
  • 1篇维特比译码器
  • 1篇现场可编程
  • 1篇现场可编程门...
  • 1篇链路设计
  • 1篇滤波器
  • 1篇门阵列

机构

  • 4篇电子科技大学

作者

  • 4篇周冲
  • 2篇张忠培
  • 1篇晏辉
  • 1篇胡剑浩
  • 1篇徐卓
  • 1篇吴清兰
  • 1篇马晶

传媒

  • 3篇通信技术

年份

  • 4篇2009
4 条 记 录,以下是 1-4
排序方式:
多元LDPC码与广义空时码传输链路设计
为了适应未来通信技术的高速发展趋势,需要采用高频谱效率、高功率效率的编码调制技术。由于频谱资源越来越紧张,电磁辐射对环境的影响越来越被人们重视,需要采用新的调制编码技术去适应高传输速率、低发送功率的应用要求。 ...
周冲
关键词:LDPC空时编码QPSK
文献传递
E1数据时隙插入与提取的实现研究被引量:4
2009年
E1网络可靠性高,应用广泛,卫星调制解调器中,E1接口的设计具有重要的意义,并可扩展到其他应用场合。E1接口芯片采用的是DS21354,该芯片主要实现数据编解码、数据/时钟恢复,波形成型以及帧定位功能,芯片配置由单片机完成。为了解决远端站与中心局之间的传输需求,提供了提取和插入功能,该操作用FPGA实现,通过单片机可选择性地调节提取和插入的时隙,使用了乒乓操作和FIFO来完成该功能。
吴清兰张忠培徐卓周冲
关键词:现场可编程门阵列
QPSK全数字接收机定时同步环路被引量:7
2009年
将三阶立方拉格朗日多项式内插算法和Gardner定时误差检测算法应用于QPSK全数字接收机定时同步环路,并对构成环路的其他部分,环路滤波器以及数控振荡器进行分析并提出实现方法。通过仿真,证明上述算法具有良好的性能,可以很好的解决定时同步问题,并在FPGA上实现整个环路设计方案,使得数字解调的硬件实现具有良好的灵活性和可移植性。
马晶周冲晏辉
关键词:内插滤波器
CDMA系统通用高速Viterbi译码器设计与实现被引量:1
2009年
提出了一种可用于CDMA移动通信系统的通用高速Viterbi译码器的设计,并在Xlinx公司的FPGA平台上实现整个译码功能,该译码器已经成功应用到公安侦查部门3G终端定位系统中。该译码器具有通用性和高速性:该译码器可使用于CDMA2000、WCDMA和TD-SCDMA系统码率为1/2,1/3,1/4的卷积码字译码;可应用于不同的译码深度;译码速率可以达到10Mbit/s,在实际系统应用实现中成功使用接近8Mbit/s的速率。
周冲胡剑浩张忠培
关键词:维特比译码器硬件实现
共1页<1>
聚类工具0