您的位置: 专家智库 > >

文献类型

  • 3篇期刊文章
  • 3篇专利
  • 1篇学位论文

领域

  • 3篇电子电信
  • 1篇自动化与计算...

主题

  • 4篇电路
  • 4篇转换器
  • 3篇失配
  • 3篇时钟
  • 3篇时钟电路
  • 3篇时钟信号
  • 3篇模数转换
  • 3篇模数转换器
  • 2篇双相
  • 2篇相位
  • 2篇相位差
  • 1篇电流源
  • 1篇电源电压
  • 1篇电源电压抑制...
  • 1篇多通道
  • 1篇抑制比
  • 1篇运算放大器
  • 1篇数据转换器
  • 1篇内置
  • 1篇偏置

机构

  • 7篇东南大学

作者

  • 7篇张耀忠
  • 6篇吴建辉
  • 3篇吴光林
  • 3篇时龙兴
  • 3篇龙善丽
  • 3篇殷勤
  • 3篇丁家平
  • 1篇茆邦琴

传媒

  • 1篇应用科学学报
  • 1篇电路与系统学...
  • 1篇电子器件

年份

  • 1篇2010
  • 1篇2007
  • 5篇2006
7 条 记 录,以下是 1-7
排序方式:
一种改进的内置和式基准电流源的设计被引量:3
2006年
设计了一种自偏置、共源共栅(cascode)结构的CMOS和式带隙基准电流源电路。用Chart 0.35μm5V电压CMOS工艺参数进行了Hspice仿真,结果表明,在一40-85℃温度范围内温度系数为15.2×10^-6/℃,电源电压抑制比为-51.8dB.
张耀忠吴建辉丁家平龙善丽
关键词:基准电流源温度特性电源电压抑制比自偏置
一种用于多位Δ-Σ数据转换器的动态器件匹配技术电路
2006年
分析了两种应用于多位Δ-Σ数据转换器的匹配技术及它们存在的问题,在此基础上分析和设计了一种动态匹配的结构和具体电路。该结构和电路克服前面两种匹配技术存在的问题,使每一个单元DAC用到次数一样,从而使DAC之间的匹配误差调制到高频,同时根据这种结构设计出一种简单的电路,只有一个寄存器和没有输出信号的反馈。最后给出了相应的仿真结果。
丁家平吴建辉张耀忠龙善丽
∑△DAC中插值滤波器的设计被引量:3
2006年
本文设计了一种用于分辨率为20bit,采样率为48kHz,信噪比为102dB的∑△DAC(数模转换器)中的数字插值滤波器。利用多项插值器原理,采用128×插值,并利用SRAM和PLA设计了8倍插值,大大减少了所需硬件及芯片面积。仿真结果表明能够满足性能要求。
龙善丽茆邦琴吴建辉张耀忠丁家平
关键词:FIR插值滤波器MAC
四通道无失配时钟控制电路
一种四通道无失配时钟控制电路,包含有全局时钟电路,四相时钟电路,两个双相非交叠时钟电路,四相时钟电路对时钟输入信号进行分频和产生四相时钟信号,全局时钟电路产生一个全局小脉冲时钟信号和屏蔽时钟信号用于双相非交叠时钟电路产生...
吴建辉张耀忠殷勤吴光林时龙兴
文献传递
四通道无失配时钟控制电路
一种四通道无失配时钟控制电路,包含有全局时钟电路,四相时钟电路,两个双相非交叠时钟电路,四相时钟电路对时钟输入信号进行分频和产生四相时钟信号,全局时钟电路产生一个全局小脉冲时钟信号和屏蔽时钟信号用于双相非交叠时钟电路产生...
吴建辉张耀忠殷勤吴光林时龙兴
文献传递
Pipelined ADC中高速采样保持电路的研究与设计
采样保持(S/H)电路单元作为高速高分辨率流水线型模数转换器中的重要单元一直是研究者十分关注的重要内容。采样保持电路用于流水线型模数转换器的最前端,其信号精度和建立速度直接影响到整个流水线型模数转换器的分辨率和转换速率,...
张耀忠
关键词:采样保持电路模数转换器运算放大器
文献传递
多通道无失配时钟控制装置
本实用新型提供一种多通道无失配时钟控制装置,包含有全局时钟电路,四相时钟电路,两个双相非交叠时钟电路,四相时钟电路对时钟输入信号进行分频和产生四相时钟信号,全局时钟电路产生一个全局小脉冲时钟信号和屏蔽时钟信号用于双相非交...
吴建辉张耀忠殷勤吴光林时龙兴
文献传递
共1页<1>
聚类工具0