周银
- 作品数：8 被引量：16H指数：2
- 供职机构：装甲兵工程学院控制工程系更多>>
- 发文基金：国家自然科学基金中国人民解放军总装备部预研基金更多>>
- 相关领域：自动化与计算机技术电气工程更多>>
- 边界扫描结构双向端口设计新方法
- 2012年
- 针对边界扫描结构设计中的双向端口,提出一种新颖的解决方法。该方法通过设计一个专用的双向边界扫描单元,实现对双向端口的可观及可控,克服了传统设计方法的许多缺陷。通过对四总线收发器(三态)74HC243IP核的双向管脚加载该双向边界扫描单元后进行仿真实验,结果表明,该方法简单可行,具有较大的实用价值。
- 周银陈圣俭王月芳周浔
- 基于Verilog语言的边界扫描结构设计被引量：1
- 2011年
- 以对74290IP核加载边界扫描结构为例,采用硬件描述语言Verilog对边界扫描结构进行了模块化设计,并进行了边界扫描测试仿真。结果表明：加载边界扫描结构后的核心逻辑能够实现功能内测试和外部互联测试。该设计方法简单可行,具有一定的通用性,为智能BIT设计、装备健康管理设计中的底层数据采集提供了技术支撑。
- 陈圣俭周银徐磊周浔王蒙蒙
- 关键词：VERILOGIP核可测性设计
- 基于SOPC的高速边界扫描主控器设计被引量：1
- 2011年
- 依据IEEE1149.1标准,采用SOPC技术设计了一款高速的边界扫描主控器;用户可对该主控器进行配置,输出测试所需的控制信号,输出的测试时钟TCK频率可达50MHz,大大提高了边界扫描测试效率;同时,开发的具有自主知识产权的边界扫描主控器IP核为SOPC系统可测性设计提供了一个很有实际价值的组件,无需专用边界扫描测试设备即可实现对系统的边界扫描测试功能;经时序仿真波形和数字示波器观测结果验证,该边界扫描主控器所产生的测试信号符合测试要求,设计正确合理。
- 陈圣俭周银李坤
- 关键词：IEEE1149.1SOPC
- 电连接器绝缘失效建模及仿真研究被引量：4
- 2011年
- 针对多芯电连接器在恶劣环境条件下经常出现的绝缘材料老化所导致的电子系统故障问题,对绝缘失效的电连接器建立了电路模型并进行了仿真研究,结果表明:绝缘电阻性能退化会在两个接触对之间形成电流泄漏通路,从而导致相邻接触对之间的信号互相干扰。其相互干扰的结果是,原本通过一个接触对传输的信号会受到相邻接触对的影响,表现为两种信号按某种规则的叠加,而且随着绝缘电阻的减小,信号失真会越来越严重。
- 李坤许军张新喜周银王蒙蒙
- 关键词：电连接器绝缘失效
- 基于IEEE Std 1500标准的SOC可测性设计研究被引量：2
- 2012年
- 集成电路深亚微米制造技术和设计技术的迅速发展,使得基于IP核复用的SOC设计技术得到越来越广泛的应用,但由于IP核的来源不同,设计标准的不兼容等因素,使得SOC的测试变得越来越困难;IEEE为解决SOC的测试问题提出了嵌入式芯核测试标准IEEE Std 1500,致力于建立标准化的IP核供应商和用户之间的测试接口,简化核测试信息的复用;文章详细介绍了IEEE Std 1500标准的测试架构,使用方法和核测试描述语言CTL,同时给出标准中提出的SOC可测性设计方法。
- 周银周浔陈圣俭王月芳
- 关键词：SOCIEEESTDIP核
- 基于边界扫描技术的SOC数字电路可测性设计被引量：2
- 2011年
- 随着SOC系统的快速发展,如何对其进行有效的测试与诊断是当前研究的热点问题。从SOC数字电路可测试性设计的角度出发,基于边界扫描技术,设计了具有边界扫描结构的IP核,并对相应的测试方法进行了研究。通过仿真及时序分析,验证了该设计方法的可行性,为SOC系统的测试提供了新的思路。
- 周银刘荣昌陈圣俭王蒙蒙
- 关键词：SOC数字电路IP核可测性设计IEEE1149.1
- 坦克炮控系统摩擦扰动补偿研究被引量：4
- 2012年
- 针对坦克水平向炮控伺服系统中存在的摩擦不确定因素及未建模动态,首先建立水平向炮控伺服系统的数学模型,将摩擦扰动和未建模动态视为一个综合扰动项,然后利用扩张状态观测器对综合扰动项进行观测和补偿,并将扩张状态观测器(ESO)补偿回路作为经典PID控制方法的内回路,实现ESO-PID的复合控制;最后对所用方法进行仿真,结果表明,在原有控制方法的基础上设计控制器,集合了PID控制算法的"被动抗扰"和自抗扰控制方法中扩张状态观测器的"主动抗扰"特性,能够在保持控制系统原有特性的基础上大幅度提高炮控系统的稳定精度以及低速性能。
- 朱东旭邱晓波刘家健周银
- 关键词：自抗扰控制器
- 基于边界扫描的单片机系统RAM芯片测试研究被引量：2
- 2011年
- 存储器具有存储容量大、集成度高以及工作速度快等特点,被广泛应用于现代电路设计中;在电路中,存储器能否正常工作,将直接影响整个系统工作状态是否稳定;为了提高系统的可靠性,对存储器进行可靠性测试是十分必要的;在介绍了存储器电路结构和故障的基础上,对某含有RAM存储器的CPU板进行了基于边界扫描的BIT测试性设计和改造,并对系统中的RAM芯片进行了测试性验证;实验结果表明,改造后的电路系统能够实现RAM自测试功能,且故障定位准确,达到了预期的设计目的,可有效提高系统的可靠性。
- 陈圣俭王蒙蒙王晋阳周银高华
- 关键词：RAM故障诊断
