郝亚男 作品数:23 被引量:8 H指数:2 供职机构: 中国电子科技集团第五十四研究所 更多>> 发文基金: 国家科技重大专项 国家自然科学基金 北京市重点实验室开放基金 更多>> 相关领域: 电子电信 自动化与计算机技术 更多>>
一种多核网络处理器的报文处理DMA系统及方法 本发明提出了一种多核网络处理器的报文处理DMA系统及方法,属于涉及网络通信技术领域。该通过以太网接口模块将报文送给硬件转发模块,硬件转发模块对报文进行解析,可以支持用户自定义方式进行分流,同时产生处理该报文的处理器核ID... 郝亚男 李斌 郑杰良 张勇 杨振学 刘长龙 曾明一种多核FPGA网络处理器 本发明公开了一种多核FPGA网络处理器,属于微电子技术领域。其包括MPSoC片上多核处理器FPGA,FPGA包括PS处理系统和PL可编程逻辑部分,PS处理系统和PL可编程逻辑部分之间通过PS‑PL连接接口部分连接,PL可... 郑杰良 郝亚男 张永超 刘长龙 许仕龙 杨振学 张磊 赵培文献传递 一种硅基片上平面螺旋电感 本发明涉及一种硅基片上平面螺旋电感,属于射频微电子器件技术领域。针对传统的由x.5圈平面螺旋线圈与封闭环状地平面构成的电感器,本发明根据空心变压器理论,提出将封闭环状地平面沿电感线圈的“多半圈”一侧切开并去除该侧部分;将... 杨格亮 田素雷 陈明辉 廖春连 曲明 许仕龙 杜克明 郝亚男文献传递 一种抗辐照多栅器件及其制备方法 本发明公开了一种抗辐照多栅器件及其制备方法,属于集成电路辐射效应技术领域。本发明多栅器件包括衬底、源区、漏区和场区隔离介质层,源区和漏区之间通过鳍型结构连接,鳍型结构和场区隔离介质层上覆盖有栅介质层,栅介质层上覆盖有栅电... 武唯康 杜克明 王明 刘长龙 郝亚男文献传递 一种基于指令集的可编程流处理装置及方法 本发明公开了一种基于指令集的可编程流处理装置及方法,属于网络通信技术领域。该装置包括CPU配置模块、解析器模块、TCAM匹配模块、HASH匹配模块、BV匹配模块以及RBVE匹配模块。该装置中各级流表的查找字段都是动态可编... 郝亚男 刘长龙 李斌 潘伟涛 郑杰良 刘淑涛 刘丙亚 邢翔宇文献传递 一种基于可配置解析字段的流识别装置及方法 本发明提出了一种基于可配置解析字段的流识别装置及方法,属于网络通信技术领域。本发明根据现有的解析图模型,用户在运行时指定解析图的一种,通过TCAM和RAM实现的解析表来根据当前状态及输入产生一个新的状态输出,实现数据包头... 郝亚男 刘长龙 郑杰良 李斌 刘丙亚 邢翔宇文献传递 具有高资源利用率特征的改进型查找表电路结构与优化方法 被引量:2 2019年 该文着重研究了FPGA芯片中核心模块基本可编程逻辑单元(BLE)的电路结构与优化设计方法,针对传统4输入查找表(LUT)进行逻辑操作和算术运算时资源利用率低的问题,提出一种融合多路选择器的改进型LUT结构,该结构具有更高面积利用率;同时提出一种对映射后网表进行统计的评估优化方法,可以对综合映射后网表进行重新组合,通过预装箱产生优化后网表;最后,对所提结构进行了实验评估和验证。结果表明:与Intel公司Stratix系列FPGA相比,采用该文所提优化结构,在MCNC电路集和VTR电路集下,资源利用率平均分别提高了10.428%和10.433%,有效提升了FPGA的逻辑效能。 高丽江 杨海钢 杨海钢 郝亚男 李威 郝亚男关键词:查找表 进位链 装箱 电子雷管桥丝检测电路及检测方法 本发明公开了一种电子雷管的桥丝检测电路及检测方法,属于集成电路和火工品交叉领域。本发明的桥丝检测方法采用低压多间隔微脉冲放电方法,桥丝检测电路在低压模式下利用多个微脉冲对储能电容进行间隔放电,通过检测电压变化来检测电子雷... 张晓峰 刘言 赵晓龙 陈谦 李斌 许仕龙 郝亚男文献传递 一种用于LTE的提前终止Turbo码算法仿真 被引量:3 2017年 Turbo编码是Long Time Evolution(LTE)定义的信道编码形式,可以获得逼近香香农理论极限的译码性能,目前广泛应用于第3代和第4代移动通信系统中。为了解决Turbo译码时延长和计算复杂度的问题,研究了一种可以应用于LTE系统中的基于循环冗余校验的改进Turbo译码算法,在Turbo译码器中增加循环冗余校验(Cyclic Redundancy Check,CRC)提前终止准则,在译码迭代结束时检验是否存在错误比特码,在无CRC校验错误时提前终止迭代译码,在不影响译码性能的同时降低译码复杂度。Matlab仿真结果表明,与固定迭代次数的Turbo码算法相比,译码延迟得到了显著改善。 郝亚男 杜克明 冯昊轩关键词:TURBO LTE CRC 适用于FPGA的浮点型DSP硬核结构设计 被引量:1 2019年 提出一种浮点型数字信号处理器(DSP)硬核结构,在兼容定点数运算的同时,也为浮点数运算提供较好支持。目前各大现场可编程门阵列(FPGA)主流厂商在实现浮点数运算功能时均采用软核实现方式,即将浮点数运算算法映射到芯片上,通过逻辑资源和 DSP 模块实现。相比于传统方法,提出的硬核结构在不占用 FPGA 中其他逻辑资源情况下,仅利用 DSP 模块便能完成浮点数运算。设计中,充分考虑负载和时延影响,插入多级流水线,显著提高浮点数的计算效率。采用中芯国际(MCI)28 nm 工艺设计并完成所提出的浮点型 DSP 硬核结构。仿真结果表明,所提出的硬核结构的单个浮点数加法和乘法效率为 0.4 Gflops。 赵赫 黄志洪 余乐 杨海钢 许仕龙 许仕龙关键词:现场可编程门阵列 数字信号处理器