搜索到6篇“ 浮点减法器“的相关文章
- 一种基于FPGA将积分和高通滤波混合的数字处理电路
- 本发明公开了一种将积分和高通滤波混合的设计数字处理电路，所述电路包括定点浮点转换器、浮点减法器、FIFO、第一浮点加法器、第一浮点乘法器、第二浮点加法器、第二浮点乘法器、第一寄存器、第二寄存器、第一计数器、第二计数器、参...
- 张波陈扬王宇许远根王钊黎炎白冰洁韩冬邓璐黄松鄢佩瑶刘泽
- 文献传递
- 一种基于FPGA将积分和高通滤波混合的数字处理电路
- 本发明公开了一种将积分和高通滤波混合的设计数字处理电路，所述电路包括定点浮点转换器、浮点减法器、FIFO、第一浮点加法器、第一浮点乘法器、第二浮点加法器、第二浮点乘法器、第一寄存器、第二寄存器、第一计数器、第二计数器、参...
- 张波陈扬王宇许远根王钊黎炎白冰洁韩冬邓璐黄松鄢佩瑶刘泽
- 文献传递
- FPGA上浮点加/减法器的设计被引量：10
- 2003年
- 浮点加减运算是现代数字信号处理应用中非常频繁的操作,介绍了字长为20位的TIDSP浮点数在VirtexTM-E系列FPGA上的实现,这种设计在用三拍实现浮点加减运算时,速度达到了80M以上。
- 杨靓徐炜黄士坦
- 关键词：FPGA浮点加法器浮点减法器数字信号处理
- 用VHDL实现的23位快速浮点数加减法器被引量：1
- 2009年
- 随着大规模集成电路的不断发展,FPGA/CPLD在数字信号处理、自动控制等方面得到了越来越多的应用。并且伴随着数字化处理技术的不断发展,为满足系统功能的要求,对浮点数运算的速度以及相应占用的资源也就提出了更高的要求。笔者即介绍了以VHDL语言为基础,采用并行算法且计算速度达到33MHz的,对23位标准浮点数实现的高速浮点加减法运算器,并以Cyclone II芯片EP2C20F484为硬件环境,最终进行时序模拟仿真,从而验证该浮点加减法器的正确性和快速特性。
- 龙银东敬岚方正乔卫民
- 关键词：大规模集成电路规格化
- 基于TMS320C3X系列DSP浮点运算方法的研究及其FPGA实现
- 本文介绍了基于TI公司的TMS320C3X系列DSP中浮点数据进行乘法、加\减法运算的方法,以及如何在FPGA中实现浮点乘法器和加/减法器.
- 李红军
- 关键词：FPGA浮点乘法器TMS320C3X
- 文献传递
- 自定制精度浮点FFT处理器的FPGA实现
- 介绍了自定制精度浮点数据格式,并对由基于该数据格式的浮点加/减法器和浮点乘法器构成的蝶形运算单元、地址发生器、FIX转换单元、FLOAT转换单元进行了设计并最终设计实现了自定制精度浮点FFT处理器。实验结果表明,该FFT...
- 李红军姜娇蕊
- 关键词：FFT处理器FPGA
- 文献传递
相关作者
- 黄士坦
- 作品数：107被引量：406H指数：10
- 供职机构：西安微电子技术研究所
- 研究主题：图像匹配 数字信号处理 FPGA DSP FPGA实现
- 徐炜
- 作品数：17被引量：43H指数：4
- 供职机构：西安微电子技术研究所
- 研究主题：图像匹配 免疫克隆选择算法 小波变换 相干斑噪声 数字信号处理
- 杨靓
- 作品数：196被引量：140H指数：7
- 供职机构：西安微电子技术研究所
- 研究主题：寄存器 数字信号处理 处理器 电路 FFT
