您的位置: 专家智库
>
资助详情>
国家高技术研究发展计划(2002AA1Z1190)
国家高技术研究发展计划(2002AA1Z1190)
- 作品数:9 被引量:47H指数:5
- 相关作者:林争辉杨浩冯晖蔡雄飞林涛更多>>
- 相关机构:上海交通大学同济大学河南工业大学更多>>
- 发文基金:国家高技术研究发展计划美国国家科学基金更多>>
- 相关领域:电子电信自动化与计算机技术机械工程更多>>
- 一种高效率MCS51兼容型微控制器内核设计被引量:2
- 2004年
- 在对传统的MCS51微处理器的局限性进行分析的基础上,提出了一种高效率、低功耗、适合于SoC应用的改进的MCS51兼容型嵌入式微控制器。该控制器采用流水线结构和两相时钟,指令效率提高了12倍。在兼容原有指令集的基础上进行了扩充,提升了特定应用的效率。增加电源管理机制,提供了低功耗待机状态。在AlteraFPGA上验证,此MCU可稳定工作于33MHz时钟频率。
- 杨浩林争辉李世煜
- 关键词:嵌入式微控制器低功耗
- 高阶Sigma-delta调制器传递函数设计方法被引量:7
- 2004年
- 文章在RichardSchreier的MatlabSigma-delta调制器设计工具包的基础上,提出了一种新的稳定的高阶调制器传递函数设计方法,给出了详细的设计步骤。通过这种方法可以确定在最大输入范围下的稳定调制器的噪声传递函数,作为设计实例,对不同过采样率,不同阶数和不同量化器位数组合下调制器的传递函数进行了分析,并将结果以表格的形式给出,可以作为设计参考。
- 李宏星冯晖林争辉
- 关键词:SIGMA-DELTA调制器传递函数
- 视频解码芯片中DDR SDRAM控制器的设计被引量:9
- 2006年
- 介绍了高速DDRSDRAM控制器设计以及在视频解码芯片系统中的应用。该设计将DDR控制单元和系统内部总线仲裁单元较好地整合成统一的控制器。根据DDR的工作原理和系统带宽要求,给出了DDR控制器关键部分在结构上和时序上的优化方案。同时还给出了FPGA原型验证的策略以及最后FPGA和ASIC的实现结果。
- 刘洋林争辉
- 关键词:DDRSDRAM视频解码芯片H.264片上系统
- 基于嵌入式处理器软核的DVB-S基带处理系统被引量:5
- 2005年
- 完整地给出了一种利用SoPC策略在大规模FPGA上实现高度集成的DVB-S前端基带处理系统的SoC实现。从系统模型设计入手,综合运用了集成电路和SoC设计手段设计验证了基带处理IP,并整合了嵌入式处理器(Nios)软核及其应用程序,极大地提高了系统性能并降低了总体成本。还提出了基于混合层次仿真的设计验证方法。
- 杨浩林争辉鞠海蔡雄飞
- 关键词:基带处理嵌入式处理器NIOS
- 便携式心电图仪的研究与设计被引量:9
- 2004年
- 介绍一种由信号采集子系统、数字控制子系统和PC处理子系统三个模块设计组成的小型化便携式心电图仪,采用FPGA和嵌入式处理器作为系统核心,提高了系统的集成度;还以虚拟仪器的概念设计了PC机终端软件,提供自动判读和网络传输功能。
- 杨浩蔡雄飞
- 关键词:动态心电图FPGA嵌入式处理器
- 一种用于过采样∑-ΔDAC和D类音频功率放大器的插值滤波器设计被引量:1
- 2005年
- 本文提出了一种用于过采样Σ-ΔDAC和D类音频功率放大器的插值滤波器的设计方法,利用此方法设计出了一个4倍的插值滤波器。
- 王永杰林涛
- 关键词:插值滤波器全通滤波器过采样D类音频功率放大器滤波器设计DAC
- 一种改进的H.264 Intra 4×4帧内预测算法被引量:1
- 2008年
- H.264帧内编码通过空间预测减小变换编码输入值的大小,提高编码压缩性能。由于块编码总按照从左往右和从上往下的顺序,帧内预测可选的参考像素限制于块的左边和上边,因此预测结果不理想。该文提出一种基于宏块内部灵活的子块编码顺序的Intra4×4预测编码算法,自适应地选择最佳预测参考像素集,同时对空间预测模式进行了改进。通过有限的子块分组和子块顺序选择,可以实现宏块内部编码最优化。仿真试验表明,和H.264相比,该算法可以取得平均0.4dB的PSNR编码性能增益。
- 韦虎林涛林争辉
- 关键词:帧内预测
- D类功放中全数字PWM结构的非线性误差校正方法被引量:11
- 2007年
- 本文针对全数字PWM结构中存在的非线性误差,提出了一种数字校正方法.这种校正方法在delta-sigma调制器的各个积分器中加入校正系数.此方法计算量小,非常易于硬件实现实时的误差校正.在此基础上设计了一个全数字的PWM电路结构,并进行了仿真.仿真结果表明,经过校正的数字PWM具有良好的线性,完全消除了非线性误差.
- 冯晖秦毅男林争辉
- 关键词:脉宽调制DELTA-SIGMA
- 集总RLC互连树的建模及门负载延迟的近似计算被引量:2
- 2005年
- 利用一段简单的电路模型对门输出端的集总RLC互连树建模并计算门负载延迟 采用二叉树的数据结构表示集总RLC互连树 ,从而快速计算互连树入端导纳的分量 ,进一步导出Π RLC模型中的R1,L1,C1和C2 参数 ,计算出斜坡输入时的门负载延迟 实验证明 ,应用文中模型计算出的门负载延迟与Spice延迟偏差不超过 3% 。
- 尹国丽林争辉
- 关键词:转换函数