于立新
- 作品数：16 被引量：66H指数：4
- 供职机构：中国航天北京微电子技术研究所更多>>
- 发文基金：北京市自然科学基金国家自然科学基金更多>>
- 相关领域：自动化与计算机技术电子电信自然科学总论电气工程更多>>
- 常见嵌入式微处理器调试技术综述被引量：4
- 2011年
- 嵌入式微处理器通常是非常复杂的系统,因此在设计与实现中就需要能够提高调试质量的调试技术与方法来定位问题的根源,以减少软硬件调试时间和成本。从调试方式、调试原理、接口类型等方面分析了几款常见的嵌入式微处理器的硬件调试方法,并进行了总结与比较。
- 刘鹏于立新覃辉周海洋
- 关键词：片上调试微处理器
- 一种新型FPGA器件延时计算方法被引量：3
- 2006年
- 在深亚微米工艺条件下,被广泛使用的Elmore模型明显高估FPGA互连线延时;通过对RC电路冲激响应的研究,提出了采用前3阶矩确立主极点模型来计算FPGA连线延时的方法;该方法实现了计算精度和计算复杂性的折中,理论上证明该方法适用于任何结构RC电路,并且小于Elmore延时;实验表明,该方法对于远端节点估计的延时值和Spice仿真值相差不到1%;应用于商用FPGA,计算所得互连线延时的平均误差小于Elmore模型的三分之一。
- 杜忠文治平于立新
- 关键词：FPGA
- 空间用CORDIC处理器的结构级设计方法被引量：5
- 2006年
- 文章分析了CORDIC处理器的各种结构,给出了如何在电路结构级根据具体设计要求对面积、时间和吞吐量等性能进行折衷的设计方法,并用该方法设计实现了面向空间应用、符合IEEE-754单精度标准、采用粒度为2的流水结构的高性能CORDIC处理器。该设计方法对CORDIC处理器的电路结构级设计有重要的指导和借鉴意义。
- 王思聪文治平于立新
- 关键词：折衷
- 应用预取策略的行缓冲指令Cache设计被引量：2
- 2011年
- 行缓冲是一种有效的低功耗方案,但其极大地降低了处理器的运算性能.设计并实现了使用预取策略的行缓冲Cache,使用一个缓冲行来预取存储在L1Cache中的指令,从而降低了行缓冲结构中由于容量缺失而造成的流水线停顿,提升了处理器的运算性能.以Leon2的VHDL模型为试验环境进行了验证,带有预取策略的行缓冲结构较原来的结构平均提升了12.4%.
- 李伟立于立新
- 一种异构并行计算仿真模型设计
- 2013年
- 为了加快异构体系调度算法的验证速度,降低时间成本和验证复杂度,本设计采用软件仿真技术建立了一种异构体系多任务并行执行模型.针对调度算法运行的硬件环境不同,使用ERT矩阵、通信因子矩阵、输出量数组和机器时间数组抽象出了硬件并行执行模型.通过建立存储器及通信端口模型,用串行语言模拟了异构体系中任务的并行执行过程,实现了通信数据的转送和乱序调度,从而加快了调度算法的验证速度.为增加可移植性,模型设计时未使用任何操作系统的系统调用.
- 刘清涛于立新
- 关键词：任务调度软件仿真
- 高速SpaceWire路由开关设计
- 2012年
- SpaceWire总线是欧空局2003年推出的一种高速、点对点、全双工的串行总线协议。自提出以来,SpaceWire以其在错误检测、异常处理、故障保护和故障恢复及时间确定性方面所表现出来的良好特性被广泛应用于航天领域。目前,SpaceWire技术在Mars Express、Rosetta Spacecraft和Smart-1等多个空间任务中都得到了成功应用。本文提出了一种8端口高速SpaceWire路由开关的设计,该路由开关的数据传送率可达到200Mb/s。
- 弋大禄于立新飞海东王兴友
- 关键词：路由器
- 数字控制可编程延时单元设计技术研究被引量：2
- 2007年
- 提出一种数字控制可编程延时单元(Digitally Controlled Programmed Delay Element,DCPDE)结构,对数字控制字可编程延时单元(DCPDE)进行了理论分析和设计方法研究。采用二进制编码控制的电流镜为延时单元提供充、放电电流,实现了信号的上升、下降沿等量延时,本单元可嵌入全数字控制的延时锁定环设计中,能够实现50%占空比420ps～920ps的双沿延时。
- 张彦龙储鹏文治平于立新
- 关键词：CMOS电路延时电路延时锁定环
- 高可靠微处理器结构与实现(英文)被引量：5
- 2006年
- 文章介绍了抗单粒子翻转容错处理器NBHARK的结构与实现,采用了改进的优化奇权重列编码方法纠检寄存器文件的瞬时错误。提出了多种有效方法提高整个处理器可靠性,如三模冗余内部临时寄存器,三模冗余时钟,片上EDAC,奇偶校验,强制cache缺失等。该芯片在smic0.18μmCMOS工艺投片。辐射试验表明,粒子注入(>50,000)引起的单粒子翻转错误均成功纠正。试验采用252Cf辐射源,3.5uCi,以及43MeV.cm2/mg平均LET进行。
- 彭和平赵元富高德远于立新陈雷
- 关键词：容错可靠性
- 面向空间应用的双核容错微处理器的研究与实现被引量：4
- 2007年
- 介绍了用双核微处理器实现的容错微处理器系统SPARC-V8FTS。该系统由两个同构微处理器与支持容错操作的容错管理模块组成。微处理器是基于SPRARC V8规范的32-bit微处理器。容错管理模块提供了错误检测、诊断、从“软故障”中故障恢复,以及当发生“硬故障”时,将系统配置成单一处理器继续执行的机制,以适应空间复杂环境应用。SPARC-V8FTS用较少的硬件实现了所有容错操作,以很低的性能损失达到了很高的系统可靠性。
- 彭和平时晨赵元富于立新陈雷
- 关键词：容错动态可配置微处理器
- 基准集在嵌入式系统性能分析中的应用被引量：4
- 2015年
- 为准确评估嵌入式系统性能,量化分析嵌入式系统中关键部件对嵌入式系统整体性能的影响,充分发挥嵌入式处理器的性能,提出基于CoreMark基准集的嵌入式系统性能分析方法。基于开源的Leon2处理器,搭建一套用于工业控制的嵌入式系统;分析CoreMark基准集的特点和结构,将CoreMark基准集移植到嵌入式系统中;分析嵌入式系统可配置的关键部件,运用对比策略进行性能测试,得到嵌入式系统中关键部件的性能加速比,对嵌入式系统进行宏观和微观的性能分析。
- 王芳良张伟功于立新周海洋庄伟
- 关键词：嵌入式系统性能分析
