您的位置： 专家智库 > >

郝亚男

作品数：7 被引量：10H指数：2
供职机构：中国科学院电子学研究所更多>>
发文基金：国家重点基础研究发展计划国家自然科学基金全球变化研究国家重大科学研究计划更多>>
相关领域：电子电信自动化与计算机技术文化科学更多>>

合作作者

文献类型

  • 5篇期刊文章
  • 2篇会议论文

领域

  • 4篇电子电信
  • 2篇自动化与计算...
  • 1篇文化科学

主题

  • 3篇时序逻辑
  • 3篇数学
  • 3篇数学归纳
  • 3篇数学归纳法
  • 3篇寄存器
  • 3篇归纳法
  • 3篇FPGA
  • 3篇不变量
  • 2篇映射
  • 2篇优化算法
  • 2篇冗余
  • 2篇位并行
  • 2篇化简
  • 2篇工艺映射
  • 1篇电路
  • 1篇异构
  • 1篇三模冗余
  • 1篇面积优化
  • 1篇集成电路
  • 1篇共享

机构

  • 7篇中国科学院电...
  • 6篇中国科学院研...

作者

  • 7篇郝亚男
  • 6篇杨海钢
  • 5篇崔秀海
  • 4篇路宝珠
  • 4篇张茉莉
  • 1篇谭宜涛
  • 1篇黄娟

传媒

  • 2篇微电子学与计...
  • 2篇计算机辅助设...
  • 1篇电子与信息学...
  • 1篇第十二届中国...

年份

  • 7篇2012
共 7 条 记 录，以下是 1-7
全选 清除 导出
排序方式：
改进的基于属性不变量生成和数学归纳法的时序逻辑优化算法
　　为了在时序逻辑综合中使电路面积和关键路径延迟同时得到快速优化，提出一种改进的基于假设后验证的时序优化算法。在位并行随机模拟提取候选属性不变量之前，利用寄存器共享来降低初始候选不变量数目，以减少SAT程序的频繁调用；然...
郝亚男杨海钢路宝珠崔秀海张茉莉
文献传递网络资源链接
基于区域重组的异构FPGA工艺映射算法被引量：3
2012年
传统异构FPGA工艺映射算法一般不打破实现专用功能和查找表功能的子网表之间的层次边界,因而缩小了映射的优化空间.为此提出一种利用区域重组打破单元间层次边界的异构FPGA工艺映射算法.首先利用贪心策略实现FPGA多单元的映射,即优先使用性能好的专用功能单元;然后利用标记锥实现子网表之间的区域重组,打破专用功能单元和查找表之间的层次边界,减小了映射结果的面积和延迟开销.实验结果表明,与公认的ABC中的工艺映射算法相比,该算法能平均减少逻辑单元面积12.2%,减少电路关键路径延时2.5%.
路宝珠杨海钢郝亚男张茉莉崔秀海
关键词：FPGA
基于冗余寄存器分类的时序网络面积优化算法
2012年
本文根据时序网络中存在冗余的特点,提出将冗余寄存器分为三类:在所有可达状态空间输出端逻辑值恒为常数的寄存器、输入端相同的寄存器和对原始输出端逻辑值无影响的寄存器;并提出了一种基于AIGs(And-In-verter Graphs)的移除冗余寄存器的面积优化算法.将三值模拟、寄存器共享和COI(Cone of Influence)化简三种方法结合实现冗余寄存器的消除,达到减少寄存器数和节点数,优化时序网络面积的目的.实验结果表明,本算法可以使寄存器规模平均下降23%,节点数平均减少26%.
郝亚男杨海钢
关键词：COI面积优化
面向算术单元的FPGA工艺映射算法被引量：1
2012年
本文提出了一种针对算术单元的FPGA工艺映射算法ArithM.实验结果表明,与公认ABC中的黑盒子映射算法相比,本文算法能平均减少逻辑单元面积7%,减少电路关键路径延时5%.ArithM采用了单元共享、平衡算术链以及吸收邻近节点三种方法来优化算术资源.
路宝珠杨海钢郝亚男张茉莉崔秀海
关键词：FPGA工艺映射
改进的基于属性不变量生成和数学归纳法的时序逻辑优化算法被引量：1
2012年
为了在时序逻辑综合中使电路面积和关键路径延迟同时得到快速优化,提出一种改进的基于假设后验证的时序优化算法.在位并行随机模拟提取候选属性不变量之前,利用寄存器共享来降低初始候选不变量数目,以减少SAT程序的频繁调用;然后利用推测化简模型和改进的数学归纳法将基本条件和归纳步骤合并处理,有效地降低了电路规模和关键路径延迟,同时提高了算法运行速度.实验数据表明,文中算法使寄存器和节点规模平均下降41%和48%,关键路径延迟减小30%;与同类方法相比,该算法运行时间平均下降17%.
郝亚男杨海钢路宝珠崔秀海张茉莉
基于关键路径的三模冗余表决器插入算法被引量：7
2012年
在FPGA的三模冗余设计中,寄存器的反馈环路会导致错误持续出现,严重影响三模冗余的容错性能,因此需要在寄存器的反馈环路上插入表决器。该文首次提出了一种针对映射后网表进行三模冗余设计的方法,同时提出了基于关键路径的表决器插入算法,该算法在表决器的插入时避开关键路径,缓解了三模冗余设计中插入表决器时增加延时的影响。与国外同类算法相比,该文算法在不降低电路可靠性的前提下,以不到1%的面积开销,使得关键路径延时减少3%~10%,同时算法运算速度平均提高35.4%。
谭宜涛杨海钢黄娟郝亚男崔秀海
关键词：FPGA三模冗余
改进的基于属性不变量生成和数学归纳法的时序逻辑优化算法
为了在时序逻辑综合中使电路面积和关键路径延迟同时得到快速优化，提出一种改进的基于假设后验证的时序优化算法。在位并行随机模拟提取候选属性不变量之前，利用寄存器共享来降低初始候选不变量数目，以减少SAT程序的频繁调用;然后利...
Hao Ya'nan郝亚男Yang Haigang杨海钢Lu Baozhu路宝珠Cui Xiuhai崔秀海Zhang Moli张茉莉
关键词：集成电路时序逻辑
全选 清除 导出
共1页<1>
聚类工具0