为配合BEPC Ⅱ(Beijing Electron Positron Collider,即北京正负电子对撞机)的改造,目前北京谱仪(Beijing Spectrometer,简称BES)正在进行第三期升级改造工程,称为BESⅢ。改造后的BESⅢ将大幅度提高探测器性能。TOF(Time of Flight),即飞行时间计数器,是BESⅢ的重要子系统,其负责时间和电荷测量的前端电子学读出模块(Front End Electronics Module,简称FEE)要求时间分辨率好于25ps,电荷分辨率好于10bit。为了对FEE模块的性能进行测试,保证工程进度和质量,一个完备的测试控制/分析系统的建立是十分必要的。文章将简要论述其中测试控制及分析软件的设计。
基于开关电容阵列(SCA)技术可以实现超高速的波形数字化。本研究是基于实验室设计完成的FEL SCA芯片进行8通道2 Gsps的波形数字化模块的设计,电路的配置和读出控制功能集成在单个FPGA中完成,此外该模块还包含SDRAM缓存及USB接口。目前已在实验室环境下对其进行了直流电压测试、瞬态波形测试和带宽测试,测试结果表明,在FEL SCA芯片的输入动态范围100 m V～1 V之间,本波形数字化模块的INL好于1%,通道的RMS噪声约为1.76 m V,带宽约为450 MHz,达到设计目标。
