谢伦国
- 作品数：100 被引量：62H指数：5
- 供职机构：国防科学技术大学更多>>
- 发文基金：国家自然科学基金国家高技术研究发展计划教育部“新世纪优秀人才支持计划”更多>>
- 相关领域：自动化与计算机技术电子电信文化科学建筑科学更多>>
- 一种cache中提前返回访存数据的方法
- 一种cache中提前返回访存数据的方法，其流程为：（1）在核发出访存请求；（2）第一遍走cache流水线，发现cache不命中，则会向下一级cache或者存控发送读请求；（3）下一级cache和存控执行读操作，返回数据给...
- 衣晓飞邓让钰晏小波李永进周宏伟张英窦强曾坤谢伦国
- 文献传递
- 一个工作负载驱动并行结构模拟器的设计与实现
- 1999年
- 简单介绍了并行多处理机结构模拟现状，讨论了一个实际工作负我驱动模拟器的设计与实现。
- 邓让钰谢伦国
- 关键词：模拟器
- 基于电容耦合模式的差分电流型片上时钟树
- 时钟树作为基础的电路结构被广泛应用于各种同步电路尤其是集成电路中。传统的时钟树大多采用大电压摆幅的电压信号作为时钟的物理信号载体，随着集成电路工作频率的不断攀升，这种时钟树技术存在频率提升困难、功耗较高的问题，已经成为了...
- 马卓谢伦国赵振宇李少青郭阳陈吉华刘蓬侠党岗陈晓梅王丽萍陈安安张旭光吴了
- 文献传递
- 基于分布式合作cache的私有cache划分方法
- 2012年
- 当片上多处理器系统上运行多个不同程序时,如何给这些不同的应用程序分配适当的cache空间成为一个难题。Cache划分就是解决这一难题的有效方法,目前大部分的划分方法都是针对最后一级共享cache设计的。私有cache划分(private cache partitioning,PCP)方法采用一个分布式一致性引擎(DCE)把多个私有cache组织在一起,最后通过硬件信息提取单元获得多个程序在不同cache路上的命中分布情况,用于指导划分算法的执行,最后由每个DCE根据划分算法运行的结果对cache空间进行划分。实验结果表明PCP方法降低了失效率,提高了程序执行性能。
- 李浩谢伦国
- 关键词：片上多处理器
- 面向全数字锁相环应用的时间数字转换器
- 2015年
- 时间数字转换器TDC是全数字锁相环ADPLL相位捕获的重要部件。以TDC分辨率的提升为主线,讨论了计数器型、门延迟和亚门延迟型三类全数字TDC的基本结构,从提高分辨率、增加动态范围、减小非线性误差等技术点对比阐述各自的优势,并对TDC技术在全数字锁相环中的应用前景以及未来研究重点进行了简要分析。
- 张孝马卓谢伦国余金山袁珩洲王志强
- 关键词：分辨率动态范围全数字锁相环
- 片上多处理器末级Cache优化技术研究被引量：5
- 2012年
- 片上多核技术的出现给处理器的设计和实现带来很多挑战,片上存储系统的设计就是其中最重要的方面之一.为了缓解日益严峻的存储墙问题,研究者们通常在片上放置大容量末级Cache,片上末级Cache设计和优化技术已成为当前的研究热点.介绍了片上多处理器(CMP)末级Cache设计面临的挑战,然后分别介绍了以私有设计和共享设计为基础的多种CMP末级Cache优化技术,并对它们进行了比较分析.
- 李浩谢伦国
- 关键词：片上多处理器CACHE划分
- 一种低本征抖动的单端压控振荡器
- 本发明公开了一种低本征抖动的单端压控振荡器，包括环振控制电路和环形振荡电路，环形振荡电路包括第一反相延迟模块、第二反相延迟模块和钳位模块，第一反相延迟模块由首尾相连形成偶数级环形结构的多个反相延迟单元组成，第二反相延迟模...
- 马卓谢伦国赵振宇郭阳余金山何小威乐大珩冯超超李丹丹张彦峰
- 文献传递
- 用于低摆幅差分电压信号的自适应限幅输出码间干扰抑制电路
- 本发明针对高速低摆幅差分电压信号在传输过程中时容易产生码间干扰的问题，公开了一种利用限幅输出手段减小码间干扰的方法和电路。通过监测差分输出端的差模电平的大小，反馈控制输出的交流电流，从而限制差分输出端的差模电平值在规定的...
- 马卓谢伦国陈怒兴赵振宇张民选陈吉华李少青郭阳肖海鹏蒋仁杰刘梅石大勇
- 文献传递
- 基于存储总线的可重构硬件加速部件研究与设计
- 2007年
- 设计硬件加速部件已成为扩展通用微处理器计算平台科学应用用途的重要手段,在讨论分析可重构硬件加速部件与通用微处理器计算平台之间的耦合方式之后,针对存储总线具有高带宽低延迟的特点,提出了一种基于存储器总线耦合方式的可重构硬件加速部件(RHAU)的体系结构,并针对设计中所遇到的问题提出了解决方案.在性能评价部分,选取AES加密程序作为测试应用,通过SIS模拟器对其进行模拟,得出RHAU对AES128加密算法的加速比为22.
- 李玉军谢伦国
- 关键词：FPGADDR2SDRAM
- 一种高效SMP Cache一致性协议及其实现技术的研究被引量：1
- 2001年
- 结点控制器是并行多处理机计算机系统设计中除CPU外的最复杂部件，随着设计工艺水平的提高，它的功能也日益增多。文章将深入介绍SMP多处理机系统结点控制器设计中的一种高效Cache一致性协议以及实现方面的关键技术。
- 邓让钰谢伦国
- 关键词：虚信道存储器多处理机
