您的位置: 专家智库 > >

周发标

作品数:9 被引量:12H指数:2
供职机构:中国科学院电子学研究所更多>>
发文基金:全球变化研究国家重大科学研究计划国家高技术研究发展计划更多>>
相关领域:电子电信更多>>

文献类型

  • 6篇期刊文章
  • 2篇专利
  • 1篇会议论文

领域

  • 7篇电子电信

主题

  • 6篇FPGA
  • 4篇故障仿真
  • 4篇仿真
  • 3篇词典
  • 2篇群算法
  • 2篇子群
  • 2篇粒子群
  • 2篇粒子群算法
  • 2篇逻辑器件
  • 2篇模板化
  • 2篇可编程逻辑
  • 2篇可编程逻辑器...
  • 2篇编程
  • 1篇压控
  • 1篇压控振荡器
  • 1篇延时
  • 1篇优化设计
  • 1篇振荡器
  • 1篇扫描链
  • 1篇设计方法

机构

  • 9篇中国科学院电...
  • 7篇中国科学院研...

作者

  • 9篇周发标
  • 8篇杨海钢
  • 6篇秋小强
  • 4篇王飞
  • 2篇谢元禄
  • 1篇谭宜涛
  • 1篇路宝珠
  • 1篇张茉莉
  • 1篇高同强
  • 1篇刘飞
  • 1篇李凡阳
  • 1篇张辉

传媒

  • 2篇电子与信息学...
  • 2篇微电子学与计...
  • 1篇计算机辅助设...
  • 1篇微电子学

年份

  • 1篇2017
  • 3篇2012
  • 4篇2011
  • 1篇2010
9 条 记 录,以下是 1-9
排序方式:
基于扫描链的FPGA可编程逻辑模块测试被引量:1
2012年
随着FPGA规模的不断增大和结构的日益复杂,FPGA的测试也变得越来越困难.由此提出了一种可配置的FPGA芯核扫描链设计,并讨论了基于扫描链的可编程逻辑模块(Configuration Logic Blocks CLB)测试.提出的扫描设计可以通过配置调整扫描链的构成,从而能够处理多个寄存器故障,且在有寄存器故障发生时,重新配置后能继续用于芯片的测试.基于扫描链的CLB测试,以扫描链中的寄存器作为CLB测试的可控制点和可观测点,降低了对连线资源的需求,可以对所有的CLB并行测试,在故障测试的过程中实现故障CLB的定位,与其它方法相比,所需配置次数减少50%以上.
周发标杨海钢秋小强李凡阳王飞
关键词:FPGA
采样可选择的FPGA片内逻辑分析仪设计方法被引量:1
2012年
针对大容量的信号采样时片内逻辑分析仪存储器资源紧张的情况,本文提出了一种采样可选择的FPGA片内逻辑分析仪的设计方法.本方法通过布局布线约束实现JTAG硬核的复用,并利用JTAG硬核修改FPGA内寄存器实现采样信号的重新选择.测试结果表明,与某商用工具相比,根据该方法实现的片内逻辑分析仪对采样信号进行N分组后,在同等条件下所需的片内存储资源降低到1/N,同时设计时序的稳定性得以保证.
谭宜涛杨海钢周发标张茉莉路宝珠
关键词:FPGA
一种基于配置词典的FPGA测试配置分析评价方法
本发明公开了一种基于配置词典的FPGA测试配置分析评价方法,涉及可编程逻辑器件技术,用于分析评价FPGA测试配置的完备性。本发明方法结合FPGA的结构特点,首先建立FPGA的配置词典;然后采用模板化的方法分析测试配置,计...
杨海钢周发标秋小强王飞
文献传递
一种基于配置词典的FPGA测试配置分析评价方法
本发明公开了一种基于配置词典的FPGA测试配置分析评价方法,涉及可编程逻辑器件技术,用于分析评价FPGA测试配置的完备性。本发明方法结合FPGA的结构特点,首先建立FPGA的配置词典;然后采用模板化的方法分析测试配置,计...
杨海钢周发标秋小强王飞
文献传递
偶数级差分环形振荡器的稳定平衡态分析被引量:4
2011年
与具有奇数增益级的差分环形振荡器不同,偶数级振荡器除了具有能够起振的非稳定平衡态,还有可能在起振前处于一种稳定平衡状态从而使电路锁定不能起振。该文主要分析了这种稳定平衡状态存在的原理,同时为了避免振荡器设计中的这种风险,提出了一种振荡器起振电路,使得电路在起振前处于接近非稳定平衡态的状态,从而能够快速起振。在0.13μm 1P8M标准CMOS工艺下流片实现的4级差分环形压控振荡器(VCO)及其改进版本很好地验证了该文提出的理论和解决方法。经测试发现,第1款不带起振电路的4级VCO芯片锁定于稳定平衡态,不能起振;两种改进版本3级VCO和带起振电路的4级VCO都能够正常输出振荡信号。
张辉杨海钢周发标刘飞高同强
关键词:环形振荡器压控振荡器起振
FPGA测试配置完备性的分析评价方法被引量:4
2011年
测试配置开发是FPGA测试中的重要环节之一,为加快FPGA测试配置开发进程,提出一种基于配置词典的FPGA测试配置分析评价方法.首先建立FPGA基本可编程单元的配置词典,给出其完备测试需要的所有配置码;然后采用模板化的方法分析测试配置,计算测试配置对配置词典的覆盖率;最后根据计算的覆盖率评价测试配置的完备性.实验结果表明,文中方法能够正确地评价测试配置的完备程度,报告测试配置所有可测和不可测的FPGA资源;与故障仿真方法相比,该方法的时间复杂度从O(kpn2)减少到O(kn′),运行时间从数百小时缩短到几分钟,且运行时间独立于FPGA的阵列规模.
周发标杨海钢秋小强王飞
关键词:FPGA故障仿真
一种基于配置词典的FPGA测试配置分析评价方法
本文提出了一种基于配置词典的FPGA测试配置分析评价方法。该方法首先建屯FPGA的配置词典,给出基本可编程单元所有要测试的配置码;然后采用模板化的方法分析测试配置,计算测试配置对配置词典的覆盖率。实验结果表明,与故障仿真...
周发标杨海刚秋小强王飞
关键词:FPGA故障仿真
非线性延时模型及逻辑门优化设计
2011年
为了解决信号斜率对逻辑门延时的影响,提出一种基于逻辑努力的非线性逻辑门延时模型。模型引入非线性修正因子,该修正因子通过对仿真数据的模拟,由优化算法求得。针对不同的连线负载,提出模型得到的延时与仿真得到的延时误差小于3%。仿真结果表明,在不同的连线负载下,采用该模型优化设计的译码器延时最小,验证了模型的有效性。
秋小强杨海钢周发标谢元禄
关键词:粒子群算法
长互连链延时功耗建模与基于混合粒子群算法的优化被引量:2
2011年
延时和功耗已经成为VLSI两个关键因素,该文提出一种用于综合考虑功耗和延迟的片上寄存器长链设计方法,首先建立由基于Elmore延时模型和综合功耗模型的能量延时积模型。提出一种混合进化粒子群算法,通过引入新的惯性权值算子和混合变异操作,克服了传统算法收敛速度慢,早熟及局部收敛等缺陷,同时采用基准函数对该算法进行测试,验证了算法的有效性。最后,将该算法应用基于最小能量延时积的长链设计中,和最小延时模型相比,该方法所得到的功耗延时积减少26.34%,能量延时积减少18.74%,HSPICE仿真验证了设计方法的有效性。
秋小强杨海钢周发标谢元禄
关键词:缓冲器延时能耗粒子群算法
共1页<1>
聚类工具0