您的位置: 专家智库 > >

侯丽

作品数:5 被引量:2H指数:1
供职机构:广西科技大学更多>>
发文基金:广西教育厅科研项目广西壮族自治区自然科学基金更多>>
相关领域:自动化与计算机技术更多>>

文献类型

  • 3篇专利
  • 1篇期刊文章
  • 1篇学位论文

领域

  • 2篇自动化与计算...

主题

  • 5篇IP核
  • 4篇计数器
  • 3篇时钟脉冲
  • 3篇控制模块
  • 3篇计数
  • 3篇分频
  • 3篇分频器
  • 2篇微处理器
  • 2篇FPGA
  • 2篇处理器
  • 1篇可重构
  • 1篇并行处理

机构

  • 5篇广西科技大学

作者

  • 5篇侯丽
  • 4篇蔡启仲
  • 4篇潘绍明
  • 4篇柯宝中

传媒

  • 1篇广西科技大学...

年份

  • 1篇2018
  • 2篇2017
  • 2篇2015
5 条 记 录,以下是 1-5
排序方式:
一种与8位微处理器应用系统连接的计数器IP核及其实现计数器计数控制的方法
一种与8位微处理器应用系统连接的计数器IP核,包括数据输入输出与命令字分解存储控制模块,脉冲12分频器,计数处理控制模块,计数器溢出标志控制模块和输入门控选择控制模块;本发明应用FPGA设计计数器IP核硬连接控制电路,计...
柯宝中侯丽蔡启仲潘绍明
文献传递
一种与8位微处理器应用系统连接的计数器IP核及其实现计数器计数控制的方法
一种与8位微处理器应用系统连接的计数器IP核,包括数据输入输出与命令字分解存储控制模块,脉冲12分频器,计数处理控制模块,计数器溢出标志控制模块和输入门控选择控制模块;本发明应用FPGA设计计数器IP核硬连接控制电路,计...
柯宝中侯丽蔡启仲潘绍明
文献传递
与8位微处理器系统连接的计数器IP核的设计被引量:2
2017年
针对工业上对计数器的需求以及计数器扩展存在的问题,充分应用FPGA的并行处理功能,提出了一种模块内部串行处理,各模块间并行执行的计数器IP核的设计方法;设计了系统的电路结构,指令格式,并行处理模块电路和串行处理流程程序,研制的计数器IP核为具有多达14个16位或6个32位的计数器,能够自动重新装载计数参数,选择计数输入脉冲滤波参数等功能.经仿真验证了研制的计数器IP核功能的正确性.
柯宝中侯丽潘绍明蔡启仲
关键词:FPGA并行处理计数器IP核
一种与8位微处理器应用系统连接的计数器IP核
一种与8位微处理器应用系统连接的计数器IP核,包括数据输入输出与命令字分解存储控制模块,脉冲12分频器,计数处理控制模块,计数器溢出标志控制模块和输入门控选择控制模块;本实用新型应用FPGA设计计数器IP核硬连接控制电路...
柯宝中侯丽蔡启仲潘绍明
文献传递
一种用于8/16位微处理器的定时/计数器IP核的研究
在大规模定时/计数控制系统或其它8/16位微处理器应用系统中,将使用大量的定时/计数器。因此,扩展定时/计数器的数量和范围来满足工业领域的需求成为一种趋势。本课题通过对已有定时器/计数器的功能分析,运用FPGA并行执行的...
侯丽
关键词:FPGA可重构IP核
文献传递
共1页<1>
聚类工具0