王晋雄 作品数:5 被引量:8 H指数:2 供职机构: 国网电力科学研究院 更多>> 发文基金: 国家高技术研究发展计划 更多>> 相关领域: 电子电信 更多>>
一种防御功耗攻击的集成电路 本实用新型提供一种防御功耗攻击的集成电路,所述防御功耗攻击的集成电路包括:电源、电源管理模块、算法模块、存储单元、控制逻辑和防攻击模块,所述防攻击模块具有真随机数发生器和加扰算法模块,加扰算法模块采用MOs电路。本实用新... 原义栋 王晋雄 马磊 王小曼 李娜文献传递 一种高增益宽频带的增益自举运算放大器 被引量:1 2010年 设计了一个应用于高精度流水线结构ADC中的高增益、宽频带全差分运算跨导放大器(OTA)。整体运放采用了2级结构,第一级采用套筒共源共栅结构,并结合增益自举技术来提高增益;第二级采用共源放大器结构作为输出级,以增大运放的输出信号摆幅。该设计采用UMC0.18μmCMOS工艺,版图面积为320μm×260μm。仿真结果显示:在1.8 V电源供电5 pF负载下,在各个工艺角及温度变化下增益高于120 dB,增益带宽积(GBW)大于800 MHz,而整个运放消耗16.36 mA的电流,FOM值为306 MHz.pF/mA。 王晋雄 刘力源 李冬梅关键词:增益自举 共源共栅 增益带宽积 输出摆幅 优值 密勒补偿 一种高线性调整率无电容型LDO的设计 被引量:2 2012年 提出了一种1.8 V、70 mA片上集成的低功耗无电容型LDO(Low Dropout)电路。电路中采用了一级增益自举运放作为误差放大器,通过消除零点的密勒补偿技术提高了环路稳定性;带隙基准源(BGR)采用了线性化VBE技术进行高阶补偿,可以获得温度稳定性更好的BGR,降低了BGR对线性调整率的影响。该设计采用HHNEC 0.13μm CMOS工艺(其中VTHN≈0.78 V、VTHP≈-0.9 V),整个芯片面积为0.33 mm×0.34 mm。测试结果显示:在2.5 V-5.5 V电源供电下,LDO输出的线性调整率小于2.14 mV/V,负载调整率小于1.56 mV/mA;在正常工作模式下,整个LDO消耗56μA静态电流(其中测试用的放大器消耗电流约18μA)。 王晋雄 原义栋 张海峰关键词:密勒补偿 限流保护 低功耗 一种低功耗无电容型LDO的设计 被引量:3 2011年 提出了一种片上集成的低功耗无电容型LDO(low drop out)电路。该电路采用折叠型eascode运放作为误差放大器,通过消除零点的密勒补偿技术提高了环路稳定性;并在电路中加入了一种新的限流保护结构以保证输出电流过大时对LDO的输出进行保护。此外,在电路中加入了省电模式,可在保持LDO输出1.8V情况下节省大于70%的功耗。该设计采用HHNEC0.13μmCMOS工艺,仿真结果显示:在2.5~5.5V电源供电、各个工艺角及温度变化条件下,LDO输出的线性调整率小于2.3mV/V,负载调整率小于14μV/mA,温度系数小于27×10^-6/℃;在正常工作模式下,整个LDO消耗85μA电流;在省电模式下仅消耗23斗A电流。 王晋雄 原义栋 张海峰关键词:密勒补偿 限流保护 省电模式 低功耗 一种高线性度14位40MS/s流水线A/D转换器 被引量:2 2010年 设计了一个14位40 MHz、100 dB SFDR、1.8 V电源电压的流水线A/D转换器(ADC)。采用增益自举密勒补偿两级运放,可在保证2Vp-p差分输出信号摆幅的前提下获得130dB的增益,有效地减小了运放有限增益的影响;同时,采用冗余位编码技术和动态比较器,降低了比较器失调电压的设计难度和功耗。该设计采用UMC 0.18μm CMOS工艺,芯片面积为2mm×4 mm。仿真结果为:输入满幅单频9 MHz的正弦信号,可以达到100 dB SFDR和83.8 dBSNDR。 王晋雄 刘力源 李冬梅关键词:流水线A/D转换器 增益自举 密勒补偿 动态比较器